DD249586A1

DD249586A1 - CIRCUIT ARRANGEMENT FOR AD CONVERTER TEST WITH NOT IDEAL DAC

Info

Publication number: DD249586A1
Application number: DD29065586A
Authority: DD
Inventors: Reiner Ludwig; Frank Winkler
Original assignee: Th Mittweida Direktorat Forsch
Priority date: 1986-05-28
Filing date: 1986-05-28
Publication date: 1987-09-09

Abstract

Die erfindungsgemaesse Loesung findet Anwendung bei der automatischen Pruefung und Ermittlung der Konvertierungsfehler von AD-Wandlern. Mit Hilfe der Schaltungsanordnung ist man in der Lage, Wandlungsfehler eines zu pruefenden AD-Wandlers schnell und mit hoher Genauigkeit zu bestimmen. Fuer den DAC 2 wird ein nicht idealer DAC verwendet. Saemtliche Nichtlinearitaeten dieses DAC wurden vor dem eigentlichen Einsatz in der Pruefschaltung erfasst und entsprechend dem "Verfahren zur Kontrolle der Transferkennlinie" fuer die weitere Abarbeitung im EPROM 7 gespeichert. Der Digitalgenerator 1 generiert eine Digitalrampe, die den nicht idealen DAC 2 ansteuert.The solution according to the invention finds application in the automatic testing and determination of the conversion errors of AD converters. With the aid of the circuit arrangement, it is possible to determine conversion errors of an AD converter to be tested quickly and with high accuracy. The DAC 2 uses a non-ideal DAC. All non-linearities of this DAC were recorded in the test circuit prior to actual use and stored in the EPROM 7 for further processing in accordance with the "procedure for checking the transfer characteristic". The digital generator 1 generates a digital ramp that drives the non-ideal DAC 2.

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Field of application of the invention

Die Erfindung wird angewendet bei der automatischen Prüfung und der Ermittlung der Konvertierungsfehler von AD-Wandlern. Charakteristik der bekannten technischen LösungenThe invention is applied to the automatic testing and the determination of the conversion errors of AD converters. Characteristic of the known technical solutions

Eine der am häufigsten verwendeten Lösungen für den Test von AD-Wandlern besteht darin, daß der Prüfling mit einem sehr genauen und extrem oberwellenarmen oder gar oberwellenfreien Sinussignal beaufschlagt wird. Ein Konvertierungsfehler wirkt sich direkt auf die Verzerrung des in digitaler Form am Ausgang des AD-Wandlers erscheinenden Sinussignales aus. Der Grad der Verzerrung stellt dabei ein Maß für die Nichtlinearitäten dar und ist aus der spektralen Verteilung des über die Forieranalyse untersuchten Ausgangs-Sinussignales ableitbar. Neben einem großen gerätetechnischen Aufwand ist die Generierung des hochgenauen Testsignales problematisch. Mahoney, M. V. „New Techniques for High Speed Analog Testing" IEEE Test Conference 1983, S. 589ff.One of the most commonly used solutions for the testing of AD converters is that the DUT is subjected to a very accurate and extremely harmonic or even harmonic-free sine wave signal. A conversion error has a direct effect on the distortion of the sinusoidal signal appearing at the output of the AD converter in digital form. The degree of distortion is a measure of the nonlinearities and can be derived from the spectral distribution of the output sinusoidal signal investigated by the forerism analysis. In addition to a large device complexity, the generation of high-precision test signal is problematic. Mahoney, M.V. "New Techniques for High Speed Analog Testing" IEEE Test Conference 1983, p. 589ff.

Bekannt sind statistische Lösungen zur Untersuchung von AD-Wandlern: Ein Rauschen bekannter Verteilungscharakteristik wird als Testsignal verwendet. Ausgangsseitig wird die Häufigkeit des Auftretens der einzelnen Digitalworte registriert und statistisch ausgewertet. Treten Abweichungen in der Verteilungscharakteristik zwischen Eingangs- und Ausgangssignalen auf, ist der Prüfling bezüglich Monotonie oder Linearität fehlerbehaftet.Statistical solutions for the investigation of AD converters are known: Noise of known distribution characteristics is used as the test signal. On the output side, the frequency of occurrence of the individual digital words is registered and evaluated statistically. If deviations occur in the distribution characteristic between input and output signals, the candidate is subject to errors with respect to monotony or linearity.

Lüdge, A. Wirtschaftspatent der DDR 207 699Lüdge, A. Business patent of the GDR 207 699

Möglich ist es auch, einen hochgenauen Referenz-AD-Wandler zu verwenden, der parallel zum Prüfling arbeitet. Die so von beiden Wandlern erhaltenen Ausgangscodes werden verglichen und ausgewertet. Voraussetzung für diese Methode ist ein um mindestens zwei Bit genauerer Referenz-AD-Wandler.It is also possible to use a high-precision reference AD converter, which works in parallel with the test object. The output codes thus obtained from both converters are compared and evaluated. A prerequisite for this method is a reference AD converter that is more accurate by at least two bits.

Pretzl, G. „Messen der Fehlerraten in Analog/Digital-Umsetzern" nachrichten elektronik 36 (1982) 1 S. 24—29 Ein weiteres Verfahren besteht darin, daß einem mit einem Full-scale-Signal beaufschlagten AD-Wandler ein DA-Wandler nachgeschaltet ist, der den vom AD-Wandler gelieferten Binärcode in ein Analogsignal zurückwandelt. Dieses Analogsignal kann mit dem ursprünglichen Eingangssignal des AD-Wandlers verglichen werden. Abweichungen kennzeichnen Monotonie- oder Linearitätsfehler. Problematisch für den Test eines hochauflösenden n-Bit-breiten AD-Wandlers mit dieser Methode ist die Bereitstellung eines um mindestens (n + 2)-Bit höher auflösenden DA-Wandlers.Pretzl, G. "Measuring the error rates in analog / digital converters" news elektronik 36 (1982) 1 pp 24-29 Another method is that a loaded with a full-scale signal AD converter, a DA converter This analog signal can be compared to the original input signal of the AD converter. Deviations indicate monotone or linearity errors. [0005] Problematic for testing a high-resolution n-bit-wide ADC. Converter with this method is the provision of at least (n + 2) bit higher resolution DA converter.

Stuart, R. M. „Getting the best from A/D Converter", Electronic Design, New York, 30 (1982) 4, S. 191-199Stuart, R.M. "Getting the best from A / D Converter", Electronic Design, New York, 30 (1982) 4, pp. 191-199

Object of the invention

Ziel der Erfindung ist es, die Konvertierungsfehler zu prüfender AD-Wandler mit hoher Prüfgenauigkeit unter Verwendung eines nicht idealen DAC zu bestimmen.The aim of the invention is to determine the conversion errors of the AD converters to be tested with high accuracy by using a non-ideal DAC.

Explanation of the essence of the invention

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zu erstellen, die in der Lage ist, Wandlungsfehler eines zu prüfenden AD-Wandlers schnell und mit hoher Genauigkeit zu bestimmen.The object of the invention is to provide a circuit arrangement which is able to determine conversion errors of an AD converter to be tested quickly and with high accuracy.

Erfindungsgemäß wird das erreicht, indem für den DAC 2 ein nicht idealer DAC verwendet wird. Sämtliche Nichtlinearitäten dieses DAC wurden vor dem eigentlichen Einsatz in der Prüfschaltung erfaßt und entsprechend dem „Verfahren zur Kontrolle der Transferkennlinie" für die weitere Abarbeitung im EPROM 7 gespeichert. Der Digitalgenerator 1 generiert eine Digitalrampe, die den nicht idealen DAC 2 ansteuert. Der Analogausgang ist gekoppelt mit dem Eingang des ADC 3, des DUT, und liefert den Eingangsstimulus für das zu testende Bauelement. Die digitalen Ausgangsworte des ADC-DUT 3 werden in einem speziellenAccording to the invention, this is achieved by using a non-ideal DAC for the DAC 2. All non-linearities of this DAC were detected before the actual use in the test circuit and stored according to the "method for controlling the transfer characteristic" for further processing in the EPROM 7. The digital generator 1 generates a digital ramp which drives the non-ideal DAC 2. The analog output is coupled to the input of the ADC 3, the DUT, and provides the input stimulus to the device under test, the digital output words of the ADC-DUT 3 are sent in a special

Walsh-Transformer 4 aus dem digitalen Zeitbereich in den korrespondierenden Walsh-Bereich transformiert. Die sich der Walsh-Transformation anschließende Fehlerkorrektur 5 beseitigt unter Zuhilfenahme der auf dem EPROM 7 gespeicherten Informationen über die Nichtlinearitäten des DAC 2 alle Abweichungen, die sich durch die Nichtlinearitäten des DAC 2 innerhalb des Prüfzyklus ergeben haben. Die endgültige Auswertung der Prüfung des ADC-DUT 3 erfolgt in einer Auswerteeinheit. Die Fehlerkorrektur 5 und die Auswerteeinheit 6 können hardwaremäßig, aber auch softwaremäßig unter Zuhilfenahme eines Mikrorechnersystems realisiert werden.Walsh Transformer 4 transformed from the digital time domain in the corresponding Walsh area. The error correction 5 subsequent to the Walsh transformation eliminates, with the aid of the information stored on the EPROM 7 about the nonlinearities of the DAC 2, all deviations that have resulted from the non-linearities of the DAC 2 within the test cycle. The final evaluation of the test of the ADC-DUT 3 takes place in an evaluation unit. The error correction 5 and the evaluation unit 6 can be realized in terms of hardware, but also in terms of software with the aid of a microcomputer system.

Ausführungsbeispielembodiment

Durch einen Taktgenertor (IS 14) und einen Frequenzteiler (IS 15), die durch den Mikrorechner über die PIO 2 (IS 12), Port B gesteuert werden, wird eine Kombination aus Zähler CT 16 (IS 1), Schieberegistern (IS 2, IS 3) und Univibratoren (IS 4/1 bis IS 4/16) derart angesteuert, daß am Ausgang der Univibratoren (IS 4/1 bis IS 4/16) eine Digitalrampe erzeugt wird, in den Walsh-Funktionsgenerator (IS 17) ansteuert, der das digitale Äquivalent einer Rampe in Form von Walsh-Funktionen liefert, mit denen der nicht lineare DAU beaufschlagt wird. Die von den Univibratoren (IS 4/1 bis 4/16) generierte Digitalrampe gelangt zu einem BCD-Zähler (IS 7), der einen Decodierer (IS 8) ansteuert, der die Adreßdecodierung für die EPROMs (IS 9, IS 10) realisiert. Auf den EPROMs (IS 9, IS 10) sind die Körrekturfaktoren für den DAU (IS 5) gespeichert und werden über die PIO3 (IS 13) an den Mikrorechner ausgelesen. Über die PIO 2 (IS 12), Port A, wird der Ausgangscode des Zählers (IS 7) ebenfalls an den Mikrorechner ausgegeben. Der DAU (IS 5) steuert mit einer Analogrampe den ADU-DUT an, dessen binäre Ausgangsworte über Port A und die vier MSB des Port's B der PIO 1 (IS 11) an den Mikrorechner weitergegeben werden. Über zwei freie Eingänge von Port B der PIO (IS 11) werden dem Mikrorechner die EOC-Signale des DAU (IS 5) und des ADU-DUT (IS 6) zur Verfügung gestellt. Das Mikrorechnersystem übernimmt alle Daten der drei PIO's (IS 11, IS 12, IS 13) und führt softwaremäßig die Walsh-Transformation . und damit die Fehlerkorrektur für die Transferkennlinie des DAU gemäß des auf EPROM (IS 9, IS 10) abgelegten Korrekturfaktoren und die Analyse der Transferkennlinie des ADU-DUT (IS 6) durch.A timing generator gate (IS 14) and a frequency divider (IS 15) controlled by the microcomputer via the PIO 2 (IS 12), Port B, use a combination of counter CT 16 (IS 1), shift registers (IS 2, IS 3) and univibrators (IS 4/1 to IS 4/16) so controlled that at the output of the univibrators (IS 4/1 to IS 4/16), a digital ramp is generated, in the Walsh function generator (IS 17) controls which provides the digital equivalent of a ramp in the form of Walsh functions applied to the non-linear DAU. The digital ramp generated by the univibrators (IS 4/1 to 4/16) goes to a BCD counter (IS 7) which drives a decoder (IS 8) which implements the address decoding for the EPROMs (IS 9, IS 10) , The correction factors for the DAU (IS 5) are stored on the EPROMs (IS 9, IS 10) and are read out to the microcomputer via the PIO3 (IS 13). Via the PIO 2 (IS 12), Port A, the output code of the counter (IS 7) is also output to the microcomputer. The DAU (IS 5) uses an analogue ramp to control the ADU-DUT whose binary output words are forwarded to the microcomputer via Port A and the four MSBs of Port B of PIO 1 (IS 11). Two free inputs from port B of the PIO (IS 11) provide the microprocessor with the EOC signals of the DAU (IS 5) and the ADU-DUT (IS 6). The microcomputer system takes over all data from the three PIOs (IS 11, IS 12, IS 13) and performs the Walsh transformation by software. and thus the error correction for the transfer characteristic of the DAU according to the correction factors stored on EPROM (IS 9, IS 10) and the analysis of the transfer characteristic of the ADU-DUT (IS 6).

Claims

Claim of invention:;

1. Circuit arrangement for AD converter test with non-ideal DAC, characterized in that the non-linearities bzg in the form of weighting coefficients. the transfer characteristic of the DAC2 are stored for each individually possible input bit combination of the DAC2 on the EPR0M7.

2. Circuit arrangement according to item 1, characterized in that the digital generator 1 generates a digital ramp which drives the DAC2 and which in turn drives the ADC3; the digital output words of the ADC3 are transformed from the digital time domain to the corresponding Walsh domain in the Walsh Transformer 4, and the subsequent error correction 5 using the information stored on the EPR0M7 about the noniinearities of the DAC2, all deviations due to the nonlinearities of the DAC2 DAC2 revealed during the test cycle, eliminated, and the final evaluation of the test of the ADC3 in an evaluation unit 6 takes place.

3. Circuit arrangement according to item 1 and 2, characterized in that the error correction 5, the evaluation unit 6 and the Walsh transformer 4 can be implemented individually or together in terms of hardware or software with the aid of a microcomputer system.