DD228374A1

DD228374A1 - CIRCUIT ARRANGEMENT FOR CHANNEL SIZE CALCULATION IN NUMERICAL PATH CONTROLS

Info

Publication number: DD228374A1
Application number: DD26758684A
Authority: DD
Inventors: Thomas Herzel
Original assignee: Numerik Karl Marx Veb
Priority date: 1984-09-25
Filing date: 1984-09-25
Publication date: 1985-10-09
Also published as: DD228374B1

Abstract

Schaltungsanordnung zur Fuehrungsgroessenberechnung in numerischen Bahnsteuerungen zur Interpolation von Bahnkurven zwischen moeglichst wenigen, von einer uebergeordneten Recheneinheit vorgegebenen Stuetzpunktwerten. Dabei soll eine moeglichst hohe Bahngenauigkeit bei sehr hohen Verfahrgeschwindigkeiten, wie sie bei Handhabungsgeraeten notwendig sind, erreicht werden. Bei Anwendung einer, die Abstaende der, von einer Recheneinheit vorgegebenen, Koordinaten von Bahnstuetzpunkten in Kurvensegmente hoeherer Ordnung unterteilenden Grobinterpolation und daran angeschlossener linearer Feininterpolation ist der Grobinterpolator in mindestens zwei Kaskadenstufen unterteilt, die die dafuer aufbereiteten Stuetzpunktkoeffizienten von zugeordneten Ausgaberegistern der uebergeordneten Recheneinheit uebernehmen und durch mehrfache Unterteilung eine ausreichende genaue Kurvenform gewaehrleisten. Die Erfindung ist vorteilhaft fuer Steuerungen von Industrierobotern geeignet. Fig. 3Circuit arrangement for calculating the headroom in numerical path controllers for the interpolation of trajectories between as few support point values as possible given by a higher-level arithmetic unit. The aim is a possible high path accuracy at very high speeds, as they are necessary in handling equipment can be achieved. When using a, the distances of the, predetermined by a computing unit, coordinates of Bahnstuetzpunkten in higher-order curve segments dividing coarse interpolation and connected linear fine interpolation of the coarse interpolator is divided into at least two cascade stages, which take over the processed support point coefficients of associated output registers of the higher-level arithmetic unit and by multiple subdivision to ensure a sufficient accurate waveform. The invention is advantageously suitable for controllers of industrial robots. Fig. 3

Description

Titel der ErfindungTitle of the invention

Schaltungsanordnung zur Führungsgrößenberechnung in numerischen BahnsteuerungenCircuit arrangement for reference variable calculation in numerical path controllers

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zur interpolierenden Führungsgrößenberechnung in Abhängigkeit von Stützpunktwerten für Raumkurven, insbesondere für numerische Steuerungen von Be- und Verarbeitungsmaschinen und Geräten der Handhabetechnik.The invention relates to a circuit arrangement for interpolating reference variable calculation as a function of interpolation point values for space curves, in particular for numerical control of processing and processing machines and devices of handling technology.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Es ist bekannt, in numerischen Bahnsteuerungen die Führungsgröße für den Lageregelkreis durch Grob- und Feininterpolationsschritte zu erzeugen. Bei Rechnersteuerungen werden dem Grobinterpolator die Koordinatenwerte von auf der im Programm vorgesehenen Bewegungsbahn liegenden Stützpunkten vorgegeben, der daraus, je nach seiner Ausgestaltung, Zwischenwerte eines Kurvenverlaufes, beispielsweise die Koordinaten von Kreissegmenten, ermittelt. Die Abstände zwischen diesen Werten werdenIt is known to generate in numerical path controllers the reference variable for the position control loop by coarse and fine interpolation steps. In computer controllers, the coarse interpolator is given the coordinate values of interpolation points on the path of movement provided in the program, which, depending on its design, determines intermediate values of a curve, for example the coordinates of circle segments. The distances between these values will be

η ιη ι

durch eine Feininterpolation, bei der ein linearer Verlauf eine ausreichende Genauigkeit der Bewegung gewährleistet, weiter unterteilt und das Ergebnis wird als digitaler Sollwert dem Lageregelkreis der gesteuerten Maschine vorgegeben (DE-OS 21 46 627).by a fine interpolation, in which a linear course ensures sufficient accuracy of the movement, further subdivided and the result is given as a digital setpoint the position control loop of the controlled machine (DE-OS 21 46 627).

Der Nachteil dieser bekannten Lösung besteht darin, daß die von dem Rechner vorgegebenen Stützpunktkoordinaten bei ausreichender Bahngenauigkeit in verhältnismäßig dichter Folge an den Grobinterpolator ausgegeben werden müsen. Dadurch wird der Rechner vorrangig für diese Aufgaben beansprucht, was letztlich dazu führt, daß mögliche Verfahrgeschwindigkeiten durch die Rechengeschwindig- · keit begrenzt werden.The disadvantage of this known solution is that the given from the computer support point coordinates must be output with sufficient path accuracy in relatively close sequence to the coarse interpolator. As a result, the computer is primarily claimed for these tasks, which ultimately results in possible traversing speeds being limited by the computing speed.

Es ist weiterhin bekannt, eine geschwindigkeitsproportionale Linearinterpolation über eine Frequenzteilung mit diskret einstellbaren Teilungsverhältnissen durchzuführen (DD-WP 206 853).It is also known to perform a velocity-proportional linear interpolation over a frequency division with discretely adjustable division ratios (DD-WP 206 853).

Nachteilig an dieser, sehr einfachen Lösung ist die Notwendigkeit einer sehr hochfrequenten Betriebsweise des Linearinterpolators, die nur in begrenztem Umfang die notwendige Bahngenauigkeit in Abhängigkeit von den Zeitabschnitten, in denen die interpolierten Sollwerte bereitgestellt werden, gewährleistet.A disadvantage of this, very simple solution is the need for a very high-frequency operation of the linear interpolator, which only to a limited extent the necessary path accuracy in dependence on the time periods in which the interpolated setpoints are provided guaranteed.

Ziel der ErfindungObject of the invention

Die Erfindung bezweckt eine Führungsgrößenberechnung für numerische Bahnsteuerungen bei einer möglichst geringen, vom Rechner der Steuerung vorzugebenden, Anzahl von Stützpunkten auf der Bewegungsbahn eine hohe Bahngenauigkeit bei höchstmöglichen, nicht durch die Verarbeitungsgeschwindigkeit der Steuerung begrenzten Bahngeschwindigkeiten ermöglicht.The invention aims a command value calculation for numerical path control with the smallest possible, to be specified by the computer control, number of bases on the trajectory high trajectory accuracy at the highest possible, not limited by the processing speed of the controller web speeds.

Wesen der ErfindungEssence of the invention

Zur Erreichung einer hohen Bahngenauigkeit bei großen Verfahrgeschwindigkeiten auf numerisch gesteuerten Be- und Verarbeitungsmaschinen sowie Handhabegeräten mit möglichst wenigen, von einer Recheneinheit auf einer programmierten Bewegungsbahn dem Interpolator vorzugebenden Stützpunktkoordinatenvverten ist es Aufgabe der Erfindung, eine Schaltungsanordnung zur Führungsgrößenberechnung zu schaffen, die eine die Abstände zwischen den Stützpunkten in eine ausreichende Anzahl von Segmenten einer höheren Kurvenform unterteilende Grobinterpolation und eine für die Segmentabschnitte Zwischenwerte bildende lineare Feininterpoaltion durchführt.To achieve a high path accuracy at high speeds on numerically controlled processing machines and handling devices with as few as possible by a computing unit on a programmed trajectory interpolator Stützpunktkoordinatenvverten, it is an object of the invention to provide a circuit arrangement for Führungsgrößenberechnung, one the distances between performs the coarse interpolation of the interpolation points into a sufficient number of segments of a higher curve shape and a linear fine interpolation forming intermediate values for the segment intersections.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß der Grobinterpolator aus mindestens zwei in Kaskade angeordneten Stufen besteht, die jede aus einem an Stützpunktkoeffizientenausgänge der Recheneinheit und an eine gemeinsame Übernahmetaktleitung angeschlossenem Rechenregister, das mit seinem Ausgang auf den ersten Eingang eines Addierwerkes, dessen zweiter Eingang an den Ausgang eines Multiplizierwerkes angeschlossen ist, aufgebaut ist. Die Multiplizierwerke sind mit einem Eingang an den Ausgang des Addierwerkes der vorgeordneten Kaskadenstufe und die zweiten Eingänge der Multiplizierwerke an eine, gegenüber dem Übernahmetakt für die Rechenregister höherfrequente, Taktimpulsquelle angeschlossen. Der erste Eingang des Multiplizierwerkes der ersten Kaskadestufe ist mit dem ersten Stützpunktkoeffizientenausgang der Recheneinheit und der Ausgang des Addierwerkes der untersten Kaskadesteufe ist auf den. Feininterpolator geführt. Der als Linearinterpolator ausgeführte Feininterpolator besteht aus einem, an den Grobinterpolator angeschlossenen und mit einem Auf ruf eingang an eine, gegenüber dem Übernahmetakt der Rechenregister des Grobinterpolators höherfrequentere, Taktimpulsquelle verbundenen Übernahmeregister. Der Ausgang des Übernahmeregisters ist mit einem Eingang eines ersten Addierwerkes und über ein/ mit seinem Auf ruf eingang an die gleiche Taktimpulsquelle wie das Übernahmeregister angeschlossenes,According to the invention, this object is achieved in that the coarse interpolator consists of at least two arranged in cascade stages, each of a connected to Stützpunktkoeffizientenausgänge the arithmetic unit and a common Übernahmeaktakt computational register, with its output to the first input of an adder, the second input to the output of a multiplier is connected, is constructed. The multipliers are connected to an input to the output of the adder of the upstream cascade stage and the second inputs of the multipliers to a, compared to the takeover for the arithmetic register higher frequency, clock pulse source. The first input of the multiplier of the first cascade stage is connected to the first interpolation coefficient output of the arithmetic unit and the output of the adder of the lowest cascade is to the. Fine interpolator led. The executed as a linear interpolator fine interpolator consists of one, connected to the coarse interpolator and with a call on an input to a, compared to the takeover of the arithmetic register of the coarse interpolator hochfrequentere, clock pulse source connected acquisition register. The output of the transfer register is connected to an input of a first adder and, via its on call, to the same clock source as the transfer register,

Rechenregister mit dessen zweitem Eingang, der mit einem Eingang eines zweiten Addierwerkes gekoppelt ist, verbunden. Der Ausgang des ersten Addierwerkes ist auf einen Eingang eines Multiplizierwerkes, das mit seinem zweiten Eingang an eine gegenüber dem Übernahmetakt der Register höherfrequentere Taktimpulsquelle angeschlossen ist, geführt. Der Ausgang des Multiplizierwerkes ist mit dem zweiten Eingang des zweiten, die Führungsgröße ausgebenden, Addierwerkes verbunden. Die, die Stützpunktkoeffizienten bereitstellende, Recheneinheit besteht aus einer, mit der Übernahmetaktleitung der Rechenregister des Grobinterpolators verbundenen, zentralen Verarbeitungseinheit, die über ein BUS-System mit achsbezogenen Ausgaberegisterfeldern, einem Registersatz und einem Eingangsregister, das an einen Punktdatenspeicher, einen Formelementgenerator und mit seinem Übernahmeauf ruf eingang über einen Frequenzuntersetzer an die Übernahmetaktleitung angeschlossen ist. Dem Punktspeicher und dem Formelementgenerator ist ein Pufferspeicher nachgeschaltet, dessen Ausgang auf eine, mi.t einem Übernahmeauf ruf eingang an den Ausgang des Frequenzuntersetzers angeschlossene, Koordinatentransformationseinrichtung geführt ist, deren Ausgang auf ein dem Eingangsregister vorgeschaltetes Akkumulatorregister geführt ist. Zur Bildung der verschiedenen Taktimpulsfrequnezen von einer gemeinsamen Taktimpulsquelle sind an diese gleichartige Frequenzuntersetzer angeschlossen. Dazu ist ein dekodierter Ausgang des ersten Frequenzuntersetzers mit dem Multiplizierwerk des Feininterpolators und der Übertragsausgang des ersten Frequenzuntersetzers mit dessen Registern ein dekodierter Ausgang des zweiten Frequenzuntersetzers mit den Multiplizierwerken der Grobinterpolatorstufen, der Übertragsausgang dieser F.requenzuntersetzer mit, den Übernahmeauf ruf eingängen der Rechenregister der Grobinterpolatorstufen sowie einem Interrupteingang der zentralen Verarbeitungseinheit und der Übertragsausgang der dritten Frequenzuntersetzer mit dem Eingangsregister, dem Akkumulatorregister und der Koordinatentransformationseinrichtung verbunden.Arithmetic register connected to the second input, which is coupled to an input of a second adder connected. The output of the first adder is at an input of a multiplier, which is connected with its second input to a relative to the takeover of the registers hochfrequentere clock pulse source out. The output of the multiplier is connected to the second input of the second, the reference variable output, adder. The arithmetic unit providing support point coefficients consists of a central processing unit, connected to the transfer clock line of the arithmetic registers of the coarse interpolator, which has a bus system with axis-related output register fields, a register set and an input register connected to a point data store, a feature generator and with its transfer call input is connected via a frequency divider to the transfer line. The point memory and the form element generator is followed by a buffer memory, the output of which is connected to a call-in input to the output of the frequency divider connected coordinate transformation device, the output of which is guided to an input register upstream accumulator. To form the various Taktimpulsfrequnezen from a common clock pulse source are connected to these similar frequency divider. For this purpose, a decoded output of the first frequency divider with the multiplier of the fine interpolator and the carry output of the first frequency divider with its registers a decoded output of the second frequency divider with the multipliers of the coarse interpolator stages, the carry output of this F.requenzuntersetzer with the Ausschahmeauf inputs of the arithmetic register of the coarse interpolator stages and an interrupt input of the central processing unit and the carry output of the third frequency divider are connected to the input register, the accumulator register and the coordinate transformation means.

Die Recheneinheit errechnet aus extern vorgegebenen Punktdaten die Koeffizienten der Stützpunktkoordinaten für die Grobinterpolatorstuf en.The arithmetic unit calculates the coefficients of the interpolation point coordinates for the coarse interpolator stages from externally specified point data.

Die Recheneinheit errechnet aus extern vorgegebenen Punktdaten die Koeffizienten der Stützpunktkoordinaten für die Grobinterpolatorstufen. Der Grobinterpolator bildet daraus Segmente von Kurven höherer Ordnung, beispsielsweise in Spline-Interpolation. Innerhalb dieser Kurvensegmente bildet der Feininterpolator Zvvischenvverte, die als Führungsgröße der Lageregelung dienen.The arithmetic unit calculates the coefficients of the interpolation point coordinates for the coarse interpolator stages from externally specified point data. The coarse interpolator forms segments of higher-order curves, for example in spline interpolation. Within these curve segments, the fine interpolator forms Zvvischenvverte, which serve as a reference variable of the position control.

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert,werden. In der dazugehörigen Zeichnung zeigen:The invention will be explained in more detail below using an exemplary embodiment. In the accompanying drawing show:

Fig. 1: das Blockschaltbild der Gesamtanordnung, Fig. 2: das Blockschaltbild der Recheneinheit, Fig. 3: das Blockschaltbild des Grob-/Feininterpolators.Fig. 1: the block diagram of the overall arrangement, Fig. 2: the block diagram of the arithmetic unit, Fig. 3: the block diagram of the coarse / fine interpolator.

In Fig. 1 sind an eine Recheneinheit y drei Interpolatoren xl bis x3, zur Führungsgrößenberechnung von drei lagegeregelten Achsantrieben wl bis w3, mit ihren Koeffizienteneingängen ExI bis Ex3 angeschlossen. Die Interpolatoren xl bis x3 bestehen aus je einem Grobinterpolator GI 1 bis GI 3 und je einem Feininterpolator FI 1 bis FI 3. An eine zentrale Taktimpulsquelle Co sind drei mehrstufige Impulsuntersetzer C 1 bis C 3 in Kaskade angeschlossen. Ein dekodierter Ausgang LDC und der Übertragsausgang des ersten Impulsuntersetzers C 1 steuern die Feininterpolatoren FI 1 bis FI 3. Ein dekodierter Ausgang LDG und der Übertragsausgang LTG des zweiten Impulsuntersetzers C 2 steuern die Grobinterpolatoren GI 1 bis GI 3. Dabei wird die Übernahme der zu verarbeitenden Eingabewerte durch das jeweils niederfrequentere Signal von den Übertragsausgängen LTC, LTG ausgelöst. Die Verarbeitung dieser Eingangsgrößen erfolgt mit der höherfrequenteren, durch Dekodierung der Parallelausgänge des betreffenden Impulsuntersetzers C 1, C 2 gewonnenen Taktimpulse ah den Ausgängen LDC, LDG. Der Übernahmetakt für die Recheneinheit y wird auf den. Übertragsausgang LTD des dritten Impuls-In FIG. 1, three interpolators x1 to x3, for the reference variable calculation of three position-controlled axle drives w1 to w3, are connected to their arithmetic unit y with their coefficient inputs Ex1 to Ex3. The interpolators x1 to x3 each consist of a coarse interpolator GI 1 to GI 3 and a respective fine interpolator FI 1 to FI 3. To a central clock pulse source Co are three multi-stage pulse divider C 1 to C 3 connected in cascade. A decoded output LDC and the carry output of the first pulse divider C 1 control the fine interpolators FI 1 to FI 3. A decoded output LDG and the carry output LTG of the second pulse divider C 2 control the coarse interpolators GI 1 to GI 3. In this case, the acquisition of the processed Input values triggered by the respective lower-frequency signal from the carry outputs LTC, LTG. The processing of these input variables takes place with the higher-frequency, obtained by decoding the parallel outputs of the respective pulse divider C 1, C 2 clock pulses ah the outputs LDC, LDG. The acquisition cycle for the arithmetic unit y is on the. Carry output LTD of the third pulse

Untersetzers C 3 und deren Verarbeitungstakt wird vom Übertragsausgang des zweiten Impulsuntersetzers C 2 geliefert.Coaster C 3 and its processing clock is supplied by the carry output of the second pulse divider C 2.

Die Fig. 2 zeigt das Blockschaltbild der Recheneinheit 4. Ein Eingang B für extern vorgegebene Punktdaten, die beispielsweise in einem sogenannten "teach-in"-Verfahren oder von einem Programmgeber geliefert werden, ist parallel mit den Eingängen eines Punktspeichers 1 und eines Formelementgenerators 2 verbunden, deren Ausgänge auf einem Pufferspeicher 3 geführt sind. Der Ausgang des Pufferspeichers 3 ist auf eine Koordinatentransformationseinrichtung 4 geführt, die mit einem Übernahmeeingang an'den Ausgang LTD des dritten Impulsuntersetzers C 3 angeschlossen und deren Ausgang aufsein Akkumulatorregister 5 geführt ist. Die Ausgänge des Akkumulatorregisters 5 sind auf ein Eingangsregister 6, das über ein BUS-System 7 mit einer zentralen Verarbeitungseinheit CPU verbunden ist, geführt. Das Akkumulatorregister 5 und das Eingangsregister 6 sind, ebenso wie.die Koordinatentransformationseinrichtung 4, mit einem Übernahmeauf ruf eingang an den Übertragsausgang LTD des dritten Impulsuntersetzers C 3 angeschlossen. Ein Interrupteingang der zentralen Verarbeitungseinheit CPU ist an den Übertragsausgang LTG des zweiten Impulsuntersetzers C 2 angeschlossen. An dem BUS-System 7 befinden sich noch ein frei adressierbarer Registersatz 8 zur Bereitstellung und Akkumulierung der von der zentralen Verarbeitungseinheit CPU zu behandelnden Daten und weiterhin Ausgaberegisterfelder 11 bis In; 21 bis 2n ; 31 bis 3, zur Ausgabe der zu interpolierenden Stützpunktkoeffizienten.FIG. 2 shows the block diagram of the arithmetic unit 4. An input B for externally specified point data, which are supplied, for example, in a so-called "teach-in" method or by a programmer, is parallel to the inputs of a point memory 1 and a form element generator 2 connected, whose outputs are guided on a buffer memory 3. The output of the buffer memory 3 is fed to a coordinate transformation device 4 which is connected to a transfer input to the output LTD of the third pulse divider C 3 and whose output is fed to a rechargeable battery register 5. The outputs of the accumulator register 5 are fed to an input register 6, which is connected via a bus system 7 to a central processing unit CPU. The accumulator register 5 and the input register 6, as well as the coordinate transformation means 4, are input to the carry output LTD of the third pulse divider C 3 with a takeover input. An interrupt input of the central processing unit CPU is connected to the carry output LTG of the second pulse divider C 2. At the BUS system 7 there is still a freely addressable register set 8 for providing and accumulating the data to be processed by the central processing unit CPU, and also output register fields 11 to In; 21 to 2n; 31 to 3, for outputting the interpolation interpolation coefficients.

In Fig. 3 ist das Blockschaltbild eines Interpolators x dargestellt. Dieser ist in einen Grobinterpolator GI und einen Feininterpolator FI unterteilt. Der Grobinterpolator GI weist mehrere in Kaskade angeordnete, Interpolationsstufen Z 1 bis Zn auf. In jeder Interpolationsstufe Z 1 bis Z η ist, wie für die Interpolationsstufe Zn dargestellt, ein Register R vorgesehen, dessen Eingang En zur Übernahme der Stützpunktkoeffizienten herausgeführt ist. Ein Übernahmetakteingang des Registers R ist an denFIG. 3 shows the block diagram of an interpolator x. This is subdivided into a coarse interpolator GI and a fine interpolator FI. The coarse interpolator GI has a plurality of cascaded, interpolation stages Z 1 to Zn. In each interpolation stage Z 1 to Z η, as shown for the interpolation stage Zn, a register R is provided whose input En is led out to take over the interpolation point coefficients. A takeover clock input of the register R is at the

Übertragsausgang LTG des zweiten Impulsuntersetzers C 2 angeschlossen. Der Ausgang des Registers R ist auf einen Eingang eines Addierwerkes A geführt, dessen zweiter Eingang an den Ausgang eines Multiplizierwerkes M angeschlossen ist. Das iViultipliz ierwerk Μ ist mit einem Eingang an den dekodierten Ausgang LDG des zweiten Impulsuntersetzers C 2 und mit seinem zweiten Eingang an den Ausgang des Addierwerkes der jeweils vorgeordneten Interpolationsstufe Z 1 bis Z 3 angeschlossen. Der Ausgang des Addierwerkes A der letzten Interpolationsstufe Zn ist auf ein Übernahmeregister R 3 des Feininterpolators FI geführt. An den zweiten Eingang des Multiplizierwerkes der ersten Interpolationsstufe Z 1 ist der Ausgang des ersten Registers 11, 21, 31 des der jeweils zu steuernden Achse w 1 bis w 3 zugeordneten Ausgaberegisterfeldes 11 bis In; 21 bis 2n; 31 bis 3n der übergeordneten Recheneinheit y angeschlossen.Carry output LTG of the second pulse divider C 2 connected. The output of the register R is fed to an input of an adder A whose second input is connected to the output of a multiplier M. The iViultipliz ierwerk Μ is connected to an input to the decoded output LDG of the second pulse divider C 2 and with its second input to the output of the adder of the respective upstream interpolation Z 1 to Z 3. The output of the adder A of the last interpolation stage Zn is passed to a transfer register R 3 of the fine interpolator FI. At the second input of the multiplier of the first interpolation stage Z 1, the output of the first register 11, 21, 31 of the each to be controlled axis w 1 to w 3 associated output register field 11 to In; 21 to 2n; 31 to 3n of the higher-level arithmetic unit y connected.

Im Feininterpolator FI ist der Ausgang des Übernahmeregisters R 3 auf einen Eingang eines ersten Addierwerkes A 1 und über ein Rechenregister R 2 auf den zweiten Eingang dieses Addierwerkes A 1 geführt. Gleichzeitig ist der Ausgang des Rechenregisters R 2 an einen Eingang eines zweiten Addierwerkes A 2 angeschlossen, dessen zweiter Eingang mit dem Ausgang eines Multiplizierwerkes Ml verbunden ist. Das Multiplizierwerk M 1 ist mit einem Eingang an den dekodierten Ausgang LDC des ersten Impulsuntersetzers C 1 und mit seinem zweiten Eingang an den Ausgang des ersten Addierwerkes A 1 angeschlossen. Das Übernahmeregister R 3 ist mit seinem Übernahmeauf ruf eingang mit dem Übertragsausgang LTC des ersten Impulsuntersetzers C 1 verbunden. Zwischen dem Ausgang des zweiten Addierwerkes A 2 und dem Ausgang des Feininterpolators FI ist ein, die Führungsgröße akkumulierendes Register R 1 angeordnet.In the fine interpolator FI, the output of the transfer register R 3 is routed to an input of a first adder A 1 and via a computation register R 2 to the second input of this adder A 1. At the same time, the output of the arithmetic register R 2 is connected to an input of a second adder A 2 whose second input is connected to the output of a multiplier Ml. The multiplier M 1 is connected to an input to the decoded output LDC of the first pulse divider C 1 and with its second input to the output of the first adder A 1. The transfer register R 3 is connected with its takeover call input to the carry output LTC of the first pulse divider C 1. Between the output of the second adder A 2 and the output of the fine interpolator FI, a reference variable accumulating register R 1 is arranged.

Die extern vorgegebenen Punktdaten werden über den Eingang B in den Punktspeicher 1 und den Formelementgenerator 2 eingegeben, die daraus Werte auf einer Kurve in Weltkoordinaten-ermitteln, dieThe externally specified point data are input via the input B in the point memory 1 and the form element generator 2, which determine therefrom values on a curve in world coordinates, the

in dem Pufferspeicher 3 abgelegt werden. Mit einem Signal vom Ausgang LTD des dritten Impulsuntersetzers C 3 werden diese Werte von der Koordinatentransformationseinrichtung 4 übernommen und mit dem nächsten Takt als Maschinenkoordinatenwerte an das Akkumulatorregister 5 ausgegeben. Mit dem folgenden Takt werden diese Maschinenkoordinatenwerte in das Eingangsregister 6 übertragen. Die zentrale Verarbeitungseinheit CPU ermittelt daraus und aus weiteren, im Registersatz 8 enthaltenen/ anlagen- und programmspezifischen Werten, gemäß ihrem Befehlsprogramm Vorgabewerte und gibt diese achsbezogen an die Ausgaberegisterfelder 11 bis In; 21 bis 2n; 31 bis 3n aus. Der Inhalt jedes Registers eines Ausgaberegisterfeldes 11 bis In; 21 bis 2n, 31 bis 3n wird einem der Register R in den Interpolationsstufen Z 1 bis Z η des Grobinterpolators GI der betreffenden Achse zugeführt. Durch den Grobinterpolator GI werden Stützpunktwerte für eine Kurvenform höherer Ordnung ermittelt und an den Feininterpolator FI ausgegeben. Zur linearen Unterteilung in Zwischenwerte, die als Führungsgröße an einen Achsantrieb w 1 bis w 3 ausgegeben werden, wird in dem jeweiligen Feininterpolator FI. durch das Rechenregister R 2, welches einen um eine Taktzeit verzögerten Sollwert des Grobinterpolators GI vom Register R 3 , zwischenspeichert, und dem ersten Addierwerk A 1 die Differenz zwischen zwei aufeinanderfolgenden Sollwerten berechnet. In dem Multiplizierwerk M 1 wird diese Differenz durch die Taktimpulse vom dekodierten Ausgang LDC der zweiten Frequenzuntersetzerstufe C 2 gewichtet und danach von dem zweiten Addierwerk A 2 zum zwischengespeicherten Wert im Rechenregister R 2 addiert. Das Ergebnis wird in dem Register R 1 abgelegt. Auf diese Weise erfolgt eine Linearinterpolation zwischen den beiden, im Übernahmeregister R 3 und .im Rechenregister R 2 gespeicherten Werten mit der Frequenz des Taktgenerators Co.are stored in the buffer memory 3. With a signal from the output LTD of the third pulse divider C 3, these values are taken over by the coordinate transformation device 4 and output to the accumulator register 5 with the next clock as machine coordinate values. With the following clock, these machine coordinate values are transferred to the input register 6. The central processing unit CPU determines therefrom and from other values contained in the register set 8 / system and program-specific values according to their command program default values and outputs these axis-related to the output register fields 11 to In; 21 to 2n; 31 to 3n off. The content of each register of an output register field 11 to In; 21 to 2n, 31 to 3n is supplied to one of the registers R in the interpolation stages Z 1 to Z η of the coarse interpolator GI of the relevant axis. The coarse interpolator GI determines interpolation point values for a higher-order curve form and outputs them to the fine interpolator FI. For the linear subdivision into intermediate values, which are output as a reference variable to an axle drive w 1 to w 3, in the respective fine interpolator FI. by the arithmetic register R 2, which caches a one-time delayed setpoint value of the coarse interpolator GI from the register R 3, and the first adder A 1 calculates the difference between two successive desired values. In the multiplier M 1, this difference is weighted by the clock pulses from the decoded output LDC of the second frequency divider stage C 2 and then added by the second adder A 2 to the latched value in the arithmetic register R 2. The result is stored in the register R 1. In this way, there is a linear interpolation between the two, in the transfer register R 3 and .R stored in the arithmetic register R 2 values with the frequency of the clock generator Co.

Claims

Claim for invention

1. Circuit arrangement for reference variable calculation in numerical path controllers, preferably for handling equipment, with a, for a trajectory support point coordinates predetermining arithmetic unit and downstream coarse interpolator for segments of curves of higher order and connected linear fine interpolator, characterized in that the coarse interpolator (GI) from at least two in Cascade arranged stages, each consisting of a to the base point coefficient outputs of the arithmetic unit (Y) and to a common takeover clock line (LTG) connected to the arithmetic register (R), with its output to the first input of an adder (A), whose second input to the output a multiplier (M) is connected, and that the multipliers (M) with an input to the output of the adder (A) of the upstream cascade stage (Z 1 to Z 3) and the second inputs of iViultipliz ierwerke (M) to one, against The first input of the multiplier (M) of the first cascade stage (Z 1) is connected to the first interpolation point output of the arithmetic unit (Y) and the output of the multiplier (M) of the first cascade stage (Z 1) of the adder

(A) of the last cascade stage (Zn) is connected to the input of the fine interpolator (FI).

2. Circuit arrangement according to item 1, characterized by,

in that the fine interpolator (FI) designed as a linear interpolator consists of a clock pulse source (C 1, LTC) which is connected to the coarse interpolator (GI) and has a call input to a higher frequency than the takeover clock (LTG) of the arithmetic register (R) of the coarse interpolator (GI) ), the output of which is connected to an input of a first adder (A 1) and, via its input, to the same clock pulse source (C 1, LTC) as the take-over unit.

gister (R 3) connected / arithmetic register (R 2) with its second input., Which is coupled to an input ^{1 of} a second adder (A 2) is connected, and that the output of the first adder (A 1) to an input a multiplier (M 1) which is connected with its second input to a relative to the takeover of the register (R 2 / R 3) hochfrequentere clock pulse source and its output to the second input of the second, the command variable output, adder (A 2) out is.

3. Circuit arrangement according to item 1 and 2, characterized in that the, the bases providing, arithmetic unit (Y) from one, with the Übernahmetaktleitung (LTG) of the arithmetic register

(R) of the coarse interpolator (GI), central processing unit (CPU), which via a bus system (7) with axis-related output register fields (11 to In; 21 to 2n; 31 to 3n) a freely addressable register set (8) and an input register (6), the input to a point data memory (1), a form element generator (2) and with its takeover call via a Frequenz.untersetzer (C 3) to the Übernahmetaktleitung (LTG) is connected.

4. Circuit arrangement according to item 3, characterized in that the point memory (1) and the form element generator (2) a buffer memory (3) is connected downstream, the output of which, with a takeover call input to the output of the frequency divider (C 3) connected , Coordinate transformation means (4) is guided, whose output is fed to a the input register (6) upstream Akkumulatorregister (5).

5. Circuit arrangement according to item 1 to 4, characterized in that are connected to form the different clock pulse frequencies of a common clock pulse source to this frequency divider (C 1 to C 3), wherein a decoded output (LDC) of the first frequency divider (C 1) with the multiplier (M 1) of the fine interpolator (FI), the carry output (LTC) of the first frequency divider (C 1) with its

Registers (R 2 / R 3), a decoded output (LDG) of the second divider stage (C 2) with the multipliers (M) of the coarse interpolator stages (Z 1 to Zn) of the carry output of the second frequency divider (C 2) with the takeover calls the inputs Arithmetic register (R) of the coarse interpolator stages (Z 1 to Zn) and an interrupt input of the central processing unit (CPU) and the output of the third frequency divider (C 3) to the input register (6) the accumulator (5) and the coordinate transformation device is connected.

- For this three sheet drawings -