DD227817A1

DD227817A1 - Schaltungsanordnung eines m von n - rechnersystems

Info

Publication number: DD227817A1
Application number: DD26833884A
Authority: DD
Inventors: Heinz Henning; Juergen Nikolaizik; Karl Richter; Wolfgang Zerche
Original assignee: Inst F Elektro Anlagen
Priority date: 1984-10-12
Filing date: 1984-10-12
Publication date: 1985-09-25

Abstract

Die Erfindung betrifft eine Schaltungsanordnung eines m-von-n-Rechnersystems, welche auf Gebieten der Automatisierungstechnik mit hohen Zuverlaessigkeits- und Sicherheitsanforderungen anwendbar ist. Ziel der Erfindung ist eine derartige Schaltungsanordnung mit einem wesentlich geringerem ausserhalb eines jeden Rechners erforderlichen Realisierungsaufwandes. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung eines m-von-n-Rechnersystems zu schaffen, welche ohne besondere Ein- und Ausgaberegister je Rechner arbeitet. Erfindungsgemaess wird die Aufgabe durch Verwendung der rechnertypischen Ein-/Ausgabeeinheiten und Eingabeeinheiten sowie fuer die Steuerung des Ein-/Ausgabeverfahrens und der internen Ablaeufe vorgesehenen einfachen Tore geloest.

Description

Schaltungsanordnung eines m von η - Rechnersystems

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung eines m von η - Rechnersystems, bei welcher die Rechner alle Ergebnisse parallel erarbeiten und bei der eine Prüfung aer Verarbeitungsergebnisse durch einen Vergleich erfolgt. Eine derartige Schaltungsanordnung ist überall dort anwendbar, wo hohe Zuverlässigkeits- und Sicherheitsanforderungen bestehen, wie beispielsweise bei der Prozeßsteuerung in Kraftwerken» der Chemie und beim schienengebundenen Verkehr.

Charakteristik der bekannten technischen'Lösungen Bekannt sind redundante m von η - Rechnersysteme, beispielsweise 2 von 3 - Rechnersysteme, bei denen alle Ergebnisse mindestens in drei voneinander unabhängigen Rechnern parallel bearbeitet und auf der Basis eines Mehrheitsentscheides verglichen werden· Um die Verarbeitungsgeschwindigkeit der Rechner nicht durch die notwendigen Vergleichsoperationen zu verringern, wurden Hardwarevergleiche verwendet. Sie müssen bei einem m von η·- Rechnersystem ebenfalls η mal vorhanden sein. Hierzu sei die BRD-Offenlegungsschrift 32 08 131 genannt. Gegebenenfalls müssen für eine einkanalige Weiterverarbeitung sichere Hardwarevergleicher eingesetzt werden» die im Störungsfall ein definiertes Ausgangssignal abgeben, wie es beispielsweise durch die BRD-Offenlegungsschrift 28 13 079 beschrieben ist. Die Verarbeitungsgeschwindigkeit der Rechner wird durch notwendige Vergleichsoperationen nicht wesentlich verringert, falls nach einer Datenreduktion mit Hilfe rückgekoppelter

Schieberegister ein Softwarevergleich durchgeführt wird· Hierbei tauschen die Rechner die von ihnen ermittelten Ergebnisse untereinander aus und jeder Einzelrechner vergleicht dann sein eigenes Ergebnis mit dem der benachbarten Rechner? wie in der BRD-Offenlegungsschrift 30 09 355 ausgeführt ist sowie gemäß genannter Erfindungsschrift weiterhin ein redundantes Rechnersysteme bei dem für eine Datenreduktion mit Hilfe rückgekoppelter Schieberegister und anschließendem Softwarevergleich je Rechner außer einem rückgekoppelten Schieberegister ein besonderes Eingaberegister und ein besonderes Ausgaberegister erforderlich sind, bekannt ist. Dieses bekannte redundante Rechnersystem hat den Nachteil, daß ein relativ hoher technischer Realisierungsaufwand außerhalb der Rechner notwendig ist·

Ziel der Erfindung

Ziel der Erfindung ist eine Schaltungsanordnung eines m von η - Rechnersystems, bei welcher der außerhalb jedes Rechners erforderliche Realisierungsaufwand wesentlich geringer als bei vergleichbar bekannten Schaltungssanordnungen ist.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung eines m von η - Rechnersystems zu schaffen, welche ohne besondere Ein- und Ausgaberegister je Rechner arbeitet. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine erste Ein-/Ausgabeeinheit des ersten Rechners bidirektional mit einem, bidirektional mit einem ersten Ein-/Ausgabebus gekoppelten ersten Tor und mit dem ausgangsseitig an eine erste Vergleichersammelleitung angeschlossenem ersten rückgekoppelten Schieberegister eingangsseitig verbunden ist sowie eine erste Ein-/Ausgabeeinheit des zweiten Rechners bidirektional mit einem bidirektional mit einem zweiten Ein-/ Ausgabebus gekoppelten zweiten Tor und mit dem ausgangsseitig an eine zweite Vergleichersammelleitung angeschlossenem zweiten rückgekoppelten Schieberegister eingangsseitig verbunden ist und so weiter eine erste Ein-/Ausgabeeinheit des η-ten Rechners bidirektional mit einem, bidirektional mit

/3

einem η-ten Ein-/Ausgabebus gekoppelten η-ten Tor und mit dem ausgangsseitig an eine n-te Vergleichersammelleitung angeschlossenem η-ten rückgekoppelten Schieberegister eingangsseitig verbunden ist·

Ausführungsbeispiel

Die Erfindung ist nachstehend an einem Ausführungsbeispiel näher erläutert.

Figur 1: Schaltungsanordnung

Die Erfindung ist anhand der- Figur 1 für ein 2 von 3 - Rechnersystem, also n=3, erläutert, das heißt, die Schaltungsanordnung beinhaltet drei Rechner 1.1,·· »,1.3» drei Tore 8.1, ...,8.3, drei Schieberegister 2.1,...,2.3, drei Vergleichersammelleitungen 4.1,...,4.3, drei Ein-/Ausgabebusse 3.1, ...,3.3 und die funktioneilen Verbindungen gemäß Figur 1.

Erfindungsgemäß ist eine erste rechnertypische Ein-/Ausgabeeinheit 5.1, ...,5·3 eines jeden Rechners 1.1,,. ..,1.3 bidirektional sowohl mit einem bidirektional schaltbaren Tor 8.1,*..,8.3 als auch mit einem rückgekoppelten Schieberegister 2.1,.· ..,2.3 verbunden· -

Eine zweite rechnertypische Ein-/Ausgabeeinheit 6.1, ...,6.3 eines jeden Rechners 1.1,...,1.3 ist mit einer zugeordneten Vergleichersammelleitung 4.1,•..,4.3 gekoppelt, an welche auch das jedem Rechner 1.1,...,1.3 zugeordnete rückgekoppelte Schieberegister 2.1,...,2.3 angeschlossen ist. Zwei rechnertypische Eingabeeinheiten 7.1.1,.. ..,7.3.2 eines jeden Rechners 1.1,.·., 1.3 sind mit den Vergleichersammelleitungen 4.1,..«,4.3 verbunden, die den jeweils benachbarten Rechnern 1.2,1.3 oder 1.1,1.3 bzw. 1.1,1.2 zugeordnet sind.

In einer weiteren vorteilhaften Ausführung ist der Realisierungsaufwand besonders gering, wenn die erste rechnertypische Ein-/Ausgabeeinheit 5.1,·».,5.3 jedes Rechners 1.1, ...,1.3 mit dem zugeordneten Tor 8.1*...,8.3 und dem zugeordneten rückgekoppelten Schieberegister 2.1,.. »,2.3 in einer jeweils zusammengefaßten Einheit, welche die Funktion einer Ein-/Ausgabeeinheit besitzt,, vereinigt sind·

/4

Für die Ausgabe von Informationen zu anderen informationsverarbeitenden Einheiten, nach dem 2 von 3 - Prinzip arbeitend, sind die Tore 8.1,...»8.3 geöffnet und der Datenstrom jedes Rechners 1.1»»..,1.3 wird in den zugehörigen rückgekoppelten Schieberegistern 2.1,...,2.3 verdichtet.

Nach der Ausgabe der Informationen erfolgt ein Softwarevergleich der Signaturen der rückgekoppelten Schieberegister 2.1, ...,2.3. Zu diesem Zweck werden die auf den Vergleichersammelleitungen 4.1, .. .,4.3 anliegenden Signaturen über die Eingabeeinheiten 7.1 .!»<, ♦ .,7.3 .2 bzw. zweiten Ein-/Ausgabeeinheiten 6.1,...,6.3 der Rechner 1.1*...,1.3 eingelesen. Oeder Rechner 1.1,.,.,1.3 vergleicht dann sein eigenes Ergebnis mit denen der benachbarten Rechnern 1.2,1.3 oder 1,1,1.3 bzw. 1,1,1.2· Beim Softwarevergleich der Signaturen erzeugen die drei Rechner 1.1,. ..,1.3 ein Fehlerwort, das unter Nutzung der Vergleichersammelleitungen 4.1,,.,*4,3 zwischen den Rechnern 1.1,...,1.3 ausgetauscht werden kann. Der von den Rechnern 1.!„...,1.3, von welchem die falsche Signatur geliefert wurde, kann zu einem Selbsttest aktiviert werden. Darüber hinaus besteht die Möglichkeit, in bestimmten Zeitabständen innerhalb der vorgesehenen Fehleroffenbarungszeit Selbsttests zu starten. Auch für diese Selbsttests können bei gesperrten Toren 8.1,...,8.3 die rückgekoppelten Schieberegister 2.1, ...,2.3 mit verwendet werden.

Anschließend an die Ausgabe der Informationen können die ermittelten Signaturen zur Datensicherung anderer korrespondierenden informationsverarbeitenden Einheiten, die nach dem 2 von 3 - Prinzip arbeiten, ausgegeben werden,,, indem die Ausgänge der rückgekoppelten Schieberegister 2.1,. .,*2.3 über je eine nichtdargestellte Leitung mit einem zusätzlichen Eingang der zugehörigen Tore 8.1,...»8.3 verbunden werden.

Für die Eingabe von Informationen von anderen korrespondierenden inforraationsverarbeitenden Einheiten, die nach dem 2 von 3 - Prinzip arbeiten, sind die Tore 8.1,...,8.3 geöffnet und der Datenstrom zu jedem Rechner 1,1*...»1,3 wird durch die rückgekoppelten Schieberegister 2,1,.·.,2.3 ver-

/5

dichtet. Nach der Eingabe der Informationen erfolgt ein Softwarevergleich der Signaturen wie bei der Ausgabe der Informationen ·

Bei einem Zwischenvergleich» das heiSt, wenn eine bestimmte Anzahl von Zwischenergebnissen durch Softvvarevergleich der Signaturen zuerst auf Richtigkeit überprüft werden soll* sind die Tore 8.1,.. .,8.3 geschlossen.

Der Wiederangleich bzw. eine Wiederinbetriebnahme einer der Rechner 1.1,·.«,1.3 erfolgt derart, daß eine bestimmte Informationsmenge, beispielsweise wiederanzugleichende Oaten aus dem RAM-Bereich, von einem der intakten Rechner, beispielsweise vom Rechner 1.2 über die Ein-/Ausgabeeinheit 6.2 des zweiten Rechners 1.2 unter Nutzung der Vergleichersammelleitung 4.2 und der Eingabeeinheit 1.1 übergeben wird. Von allen drei Rechnern 1.1, ...,1.3 wird dann zur Kontrolle dieselbe Informationsmenge über die ersten Ein-/Ausgabeeinheiten 5.1,...« 5.3 bei gesperrten Toren 8.1,...,8.3 wieder ausgegeben. Der Vergleich der Signaturen wird in bekannter Art und Weise durchgeführt. Die Übereinstimmung der Signaturen gilt als ausreichendes Kriterium für ein ordnungsgemäß vollzogenen Wiederangleich.

Wurde ein Einfachfehler bei einem Zwischenvergleich oder einer Ausgabe ermittelt» ist der Speicherinhalt des als fehlerhaft ausgewiesenen Rechners der Rechner 1.1,...,1.3 nach der gleichen Art und Weise wie beim Wiederangleich zu korrigieren ·

/6

Claims

Erfindungsanspruch

Schaltungsanordnung eines m von η - Rechnersystems, bei welcher einem jeden Rechner ein rückgekoppeltes Schieberegister zugeordnet ist, gekennzeichnet dadurch „ daß eine e rs ire Ein-/Ausgabeeinheit (5,1) des ersten Rechners (1.1) bidirektional mit einem, bidirektional mit einem ersten Ein-/Ausgabebus (3.1) gekoppelten ersten Tor (8.1) und mit dem ausgangsseitig an eine erste Vergleichersammelleitung (4.1) angeschlossenem ersten rückgekoppelten Schieberegister (2.1) eingangsseitig verbunden ist sowie eine erste Ein-/Ausgabeeinheit (5.2) des zweiten Rechners (1.2) bidirektional mit einem,, bidirektional mit einem zweiten Ein-/Ausgabebus (3.2) gekoppelten zweiten Tor (8.2) und mit dem ausgangsseitig an eine zweite Vergleichersammelleitung (4.2) angeschlossenem zweiten rückgekoppelten Schieberegister (2.2) eingangsseitig verbunden ist und so weiter eine erste Ein-/Ausgabeeinheit (5.n) des η-ten Rechners (l.n) bidirektional mit einem, bidirektional mit einem η-ten Ein-/ Ausgabebus (3.n) gekoppelten η-ten Tor (8_cn) und mit dem ausgangsseitig an eine n-te yergleichersammelleitung (4.n) angeschlossenem- n-ten rückgekoppelten Schieberegister (2.n) eingangsseitig verbunden ist sowie bidirektional eine zweite Ein-/Ausgabeeinheit (6.1) des ersten Rechners (1.1) mit der ersten Vergleichersammelleitung (4.1), eine zweite £in-/Ausgabeeinheit (6.2) des zweiten Rechners (1.2) mit der zweiten Vergleichersammelleitung (4.2) und so fort eine zweite Ein-/ Ausgabeeinheit (6.n) des η-ten Rechners (l.n) mit der n-ten Vergleichersammelleitung (4.n) gekoppelt ist und jeweils jeder der Rechner (1.1;... ;1 .n) über jeweils eine ihm und einer der Vergleichersammelleitungen (4.1;... ;4.n) zugeordneten Eingabeeinheiten (7.1.1; ... ;7.n .n-1) mit jeder der Vergleichersammelleitungen (4.1;...;4.n), ausgenommen jeweils die, welche bereits über eine der jeweiligen zweiten Ein-/ Ausgabeeinheiten (6 .1;... ;6 .n) mit dem zutreffenden der Rechner (1.1; ·.. ;1 .n) verbunden ist, gekoppelt ist.

Hierzu

_λ Seite Zeichnung