DD227257A1 - ARRANGEMENT FOR STEREO SIZE COMPENSATION FOR MEASURING CONSUMERS IN BRIDGE CIRCUITS - Google Patents
ARRANGEMENT FOR STEREO SIZE COMPENSATION FOR MEASURING CONSUMERS IN BRIDGE CIRCUITS Download PDFInfo
- Publication number
- DD227257A1 DD227257A1 DD26802784A DD26802784A DD227257A1 DD 227257 A1 DD227257 A1 DD 227257A1 DD 26802784 A DD26802784 A DD 26802784A DD 26802784 A DD26802784 A DD 26802784A DD 227257 A1 DD227257 A1 DD 227257A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- control signal
- clock
- output
- circuit
- analog
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Die Erfindung betrifft eine Anordnung zur Stoergroessenkompensation fuer Messwertaufnehmer in Brueckenschaltung sowie je eine spezielle Ausfuehrung zur Realisierung der benoetigten Baugruppen "Taktgeber" und "Kompensationsschaltung". Ziel der Erfindung ist es, Verfaelschungen der Messspannung durch Kontaktspannungen am Eingang sowie durch Offsetgroessen des Verstaerkers und deren Drift zu beseitigen, wobei der Aufnehmer mit ohmscher Brueckenschaltung mit Gleichspannung gespeist wird. Das Wesen der Erfindung besteht darin, dass innerhalb jedes Gesamtmesszyklus die Aufnehmerspeisung kurzzeitig unterbrochen wird, dass die dann allein wirksame Stoerspannung ermittelt wird und dass eine gleichgrosse Kompensationsspannung entgegengesetzt gerichtet zu der verfaelschten Messspannung addiert wird. Fuer die Dauer der Ausserbetriebsetzung des Aufnehmers speichert eine Halteschaltung den letzten, fehlerkompensierten Messwert. Die moeglichen Anwendungsgebiete betreffen die Auswertung sich langsam aendernder Messwerte, wie sie beispielsweise aus der Kraft- und Dehnmesstechnik bekannt sind. Fig. 1The invention relates to an arrangement for Stoergroessenkompensation for transducers in bridge circuit and a special version for the realization of the required modules "clock" and "compensation circuit". The aim of the invention is to eliminate distortions of the measuring voltage by contact voltages at the input and by offset sizes of the amplifier and its drift, wherein the transducer is fed with ohmic bridge circuit with DC voltage. The essence of the invention is that within each total measuring cycle, the pick-up power supply is interrupted for a short time, that the then only effective surge voltage is determined and that an equal compensation voltage is oppositely added to the falsified measuring voltage. For the duration of the decommissioning of the transducer, a holding circuit stores the last error-compensated measured value. The possible fields of application relate to the evaluation of slowly changing measured values, as are known, for example, from force and extensometer technology. Fig. 1
Description
/'J/ 'J
Anordnung zur Störgrößenkompensation für Meßwertaufnehmer in BrückenachaltungArrangement for disturbance compensation for transducers in bridge connection
Die Erfindung betrifft das Gebiet der elektronischen Meßtechnik und eignet sich zur genauen Auswertung der Ausgangsgrößen von Aufnehmern in Brückenschaltung. Die Aufnehmer liefern eine der Meßgröße proportionale, elektrische Ausgangsgröße, die meistens sehr klein ist und bei Hennbelastung nur wenige mV beträgt. Dadurch führen Störgrößen leicht zu unzulässigen Meßfehlern. Als Störgrößen kommen vor allem die Offsetgrößen des nachgeschalteten Verstärkers und deren Drift sowie Thermospannungen in den Kontaktstellen der Leitungen zwischen Aufnehmer und Verstärker in Betracht.The invention relates to the field of electronic measurement technology and is suitable for accurate evaluation of the output variables of transducers in bridge circuit. The transducers provide an electrical output that is proportional to the measurand, which is usually very small and only a few mV at hens. As a result, disturbances easily lead to impermissible measuring errors. In particular, the offset quantities of the downstream amplifier and its drift, as well as thermal voltages in the contact points of the lines between the sensor and the amplifier, come into consideration as disturbing variables.
Eine bekannte Möglichkeit zur Unterdrückung von Störgrößen stellt das bekannte Trägerfrequenzverfahren dar. Dieses Verfahren besitzt den Vorteil, daß es relativ unempfindlich gegen elektrische und magnetische Störfelder ist. Außerdem bietet es die Möglichkeit einer sehr genauen. Kalibrierung des Meßsystems durch Anwendung eines induktiven Teilers. Als Nachteil muß jedoch angesehen werden, daß die Meßkette gegenüber dem Gleichspannungsverfahren komplizierter ist, das betrifft insbesondere die Speiseschaltung für den Aufnehmer.A known possibility for suppressing disturbances is the known carrier frequency method. This method has the advantage that it is relatively insensitive to electrical and magnetic interference fields. It also offers the possibility of a very accurate. Calibration of the measuring system by using an inductive divider. As a disadvantage, however, it must be considered that the electrode is more complicated than the DC method, in particular, the supply circuit for the transducer.
-^m-0202505- ^ m-0202505
Dagegen stellen bekannte Verfahren zur Störgrößenkompensation bei Gleichspannungsspeisung folgende Schaltungsvarianten dar:In contrast, known methods for disturbance compensation in DC voltage supply represent the following circuit variants:
- Umschalten der Speisespannung- Switching the supply voltage
Bei diesem Verfahren muß das Aufnehmerausgangssignal· zweimal· gemessen werden, wobei zwischen erster und aweiter Messung die Poiarität der Speisespannung umgekehrt wird. Durch Summation der beiden Messungen können die Störgrößen eiiminiert werden.In this method, the transducer output signal must be measured twice, with the polarity of the supply voltage being reversed between the first and further measurements. By summation of the two measurements, the disturbances can be eliminated.
Der lachteil dieses Verfahrens besteht darin, daß die Störgrößen erst nach der A/D-Umsetzung - d. h. es wird ein bipolarer ADU benötigt - rechnerisch eliminierbar sind.The salient part of this method is that the disturbances only after the A / D conversion - d. H. a bipolar ADC is needed - can be eliminated by calculation.
- Ausschalten der Aufnehmerspeisespannung- Switch off the pickup supply voltage
Hier wird zuerst bei abgeschalteter Speisespannung gemessen. Der Wert wird im Zähler des A/D-Umsetzers gespeichert. Dann wird die Speisespannung an den Aufnehmer angeiegt und das Aufnehmerausgangssignal· wird vom ADU umgesetzt. Der Zähler biidet die Differenz aus erster und zweiter Messung.This is measured first with the supply voltage switched off. The value is stored in the counter of the A / D converter. Then, the supply voltage is applied to the pickup and the pickup output signal is converted by the ADC. The counter biases the difference between the first and second measurements.
Der Nachteil dieses Verfahrens ist die Verdopplung des möglichen digitalen Restfehlers. Ein störgrößenkompensiertes Analogsignal· ist erst durch eine D/A-Umsetzung zu erhalten.The disadvantage of this method is the doubling of the possible digital residual error. A noise-compensated analog signal · can only be obtained by a D / A conversion.
Das Ziel· der Erfindung ist es, für die wenig aufwendige Gieichspannungsspeisung von Aufnehmern in Briickenschaitung, die außerdem auch eine genaue und zuveriässige Auswertung des Meßsignals gestattet, eine effektive Kompensation von Störgrößen anzugeben. Dazu muß das analoge Ausgangssignal bereits kompensiert vorliegen. Damit soil weiterhin zur Digitalisierung der Einsatz eines bipolaren A/D-Umsetzers vermieden werden.The object of the invention is to specify an effective compensation of disturbance variables for the low-cost Gieichspannungsspeisung of transducers in Briickenschaitung, which also also allows an accurate and reliable evaluation of the measured signal. For this purpose, the analog output signal must already be compensated. In order to continue to digitization, the use of a bipolar A / D converter should be avoided.
Die Erfindung löst die Aufgabe, mit einer geeigneten Schaltungsanordnung die Kompensation von Offsetgrößen des dem Aufnehmer nachgeordneten Verstärkers und deren Drift sowie die Kompensation von Thermospannungen, die in Kontaktstellen zwischen Aufnehmer und Verstärker entstehen, zu gewährleisten. Dabei soll diese Schaltungsanordnung gegenüber vergleichbaren Anordnungen einen geringeren Aufwand besitzen. Am Ausgang der erfindungsgemäßen Schaltungsanordnung erhält man ein analoges, störgrößenkompensiertes Ausgangssignal, das in einem Analog-Digital-Umsetzer auch digitalisiert werden kann.The invention solves the problem, with a suitable circuit arrangement, the compensation of offset quantities of the transducer downstream amplifier and its drift and the compensation of thermal stresses that occur in contact points between the transducer and amplifier to ensure. In this case, this circuit arrangement should have less effort compared to comparable arrangements. At the output of the circuit arrangement according to the invention to obtain an analog, noise-compensated output signal, which can also be digitized in an analog-to-digital converter.
An die erfindungsgemäße Meßanordnung wird der Aufnehmer mit der ohmschen Brückenschaltung angeschlossen. Der Aufnehmer gibt eine Signalspannung ab, die proportional der auf ihn einwirkenden physikalischen Meßgröße ist. Zur Meßanordnung gehört eine Aufnehmerspeisequelle, die eine abschaltbare Speisegleichspannung an den Aufnehmer liefert. Das Signal des Aufnehmers wird einem Verstärker zugeführt und gelangt danach in eine Kompensationsschaltung. Ihre Aufgabe besteht in der Kompensation der Störsignale. Die ausgangsseitig folgende Halteschaltung hält, das vor dem letzten Kompensationsvorgang anliegende, verstärkte Aufnehmersignal solange aufrecht, bis der Kompensationsvorgang beendet ist. Am Ausgang der Halteschaltung steht demgemäß ein störgrößenkompensiertes Analogsignal zur Verfugung, das mittels eines Analog-Digital-Umsetzers digitalisiert werden kann.The transducer with the ohmic bridge circuit is connected to the measuring arrangement according to the invention. The transducer emits a signal voltage which is proportional to the physical measured variable acting on it. The measuring arrangement includes a pick-up supply source which supplies a turn-off supply DC voltage to the pickup. The signal of the pickup is fed to an amplifier and then passes into a compensation circuit. Their task is to compensate the interference signals. The output side following holding circuit, the applied before the last compensation process, amplified pickup signal upright until the compensation process is completed. At the output of the holding circuit is accordingly a noise-compensated analog signal at your disposal, which can be digitized by means of an analog-to-digital converter.
Die Merkmale der Erfindung bestehen darin, daß zu Beginn eines jeden Gesamtmeßzyklus ein Taktgeber die Halteschaltung aktiviert. Hach einer kleinen Verzögerung wird gleichzeitig die Speisegleichspannung für den Aufnehmer abgeschaltet. Die Inbetriebsetzung der Kompensationsschaltung erfolgt mit einer weiteren Verzögerung nach Abschaltung der Speisegleichspannung. Diese Verzögerung ist bedingt durch die Einschwingzeit des gesamten Meßkanals einschließlich des Aufnehmers. Uach der zweiten Verzögerung liegt am Verstärkerausgang nur noch die Störspannung an. Die Aufgabe der Kompensationsschaltung besteht nun darin, diese Störspannung durch eine entgegenge-The features of the invention are that at the beginning of each Gesamtmeßzyklus a clock activates the holding circuit. After a small delay, the DC supply voltage for the sensor is switched off at the same time. The commissioning of the compensation circuit is carried out with a further delay after switching off the supply DC voltage. This delay is due to the settling time of the entire measuring channel including the pickup. After the second delay, only the interference voltage is present at the amplifier output. The task of the compensation circuit is now to reduce this interference voltage by an opposite
£0 Ö Π £ 0 Ö Π
setzt gerichtete Kompensationsspannung unwirksam zu machen, wofür eine bestimmte Arbeitszeit vorzusehen ist. Mit einer weiteren kleinen Verzögerung nach beendeter Kompensation wird die Aufnehmerspeisespannung nunmehr wieder zugeschaltet. Für die sich nun anschließende nächste Meßperiode bleibt die von der Kompensationsschaltung bereitgestellte Kompensationsspannung unverändert bis zum Beginn des nächsten Kompensationszyklus erhalten. Das störgrößenkompensierte Signal am Ausgang der Halteschaltung wird von einem Analog-Digital-Umsetzer digitalisiert, wofür eine bestimmte Umsetzzeit vorzusehen ist.sets directional compensation voltage to make ineffective, for which a certain working time is provided. With a further small delay after the compensation has ended, the pickup supply voltage is now switched on again. For the next subsequent measurement period, the compensation voltage provided by the compensation circuit remains unchanged until the beginning of the next compensation cycle. The noise-compensated signal at the output of the latch is digitized by an analog-to-digital converter, for which a certain conversion time is provided.
Die Funktion des bereits genannten Taktgebers besteht nicht nur in der Aktivierung der Halteschaltung, sondern er gibt auch, zeitlich entsprechend gestaffelt, die jeweiligen Arbeitsbefehle an die Aufnehmerspeisequelle, an die Kompensationsschaltung und an den Analog-Digital-Umsetzer. Der Taktgeber selbst ist mit einer Umschalteinrichtung verbunden, die entweder das Einleiten des Kompensationszyklus durch ein extern einzuspeisendes Auslösesignal oder durch einen Befehlsimpuls nach beendeter Umsetzung vom Analog-Digital-Umsetzer, gegebenenfalls nach einer kleinen Verzögerung, gestattet.The function of the already mentioned clock is not only in the activation of the holding circuit, but he also staggered according to time, the respective working commands to the pick-up source, to the compensation circuit and to the analog-to-digital converter. The clock itself is connected to a switching device, which allows either the initiation of the compensation cycle by an externally fed trigger signal or by a command pulse after completion of the conversion from the analog-to-digital converter, possibly after a small delay.
Zur erfinderischen Lösung gehören weiterhin je eine praktikable, schaltungstechnische Realisierung des Taktgebers und der Kompensationsschaltung.The inventive solution further includes a practical, circuitry implementation of the clock and the compensation circuit.
Der Taktgeber besteht aus einem steuerbaren Taktgenerator und einem Zeitglied zur Bereitstellung der Arbeitsbefehle und der eingeschachtelten Verzögerungen für die Ansteuerung der Korn- pensationsschaltung, der Aufnehmerspeisequelle und der Halteschaltung sowie des Analog-Digital-Umsetzers. Bestandteil des Taktgebers ist eine aus zwei D-J?lip-]?lops und zwei IIAUD-Gattem bestehende Steuerlogik.The clock consists of a controllable clock generator and a timer for the provision of the operating commands and the nested delays for the control of the grain compensation circuit, the pick-up and the holding circuit and the analog-to-digital converter. Part of the clock is a control logic consisting of two D-J? Lip -? Lops and two IIAUD-Gattem.
Die Kompensationsschaltung besteht aus zwei Operationsverstärkern, die einen Regelkreis mit integraler Rückführung bilden. Die Rückführung selbst ist abschaltbar, so daß die Schaltung gleichzeitig als Halteschaltung für die Dauer der Unisetzzeit des Analog-Digital-Umsetzers benutzt wird.The compensation circuit consists of two operational amplifiers, which form a control loop with integral feedback. The feedback itself can be switched off, so that the circuit is simultaneously used as a holding circuit for the duration of the un-set time of the analog-to-digital converter.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel naher erläutert werden.The invention will be explained in more detail below using an exemplary embodiment.
In der zugehörigen Zeichnung zeigt:In the accompanying drawing shows:
- Figur 1 das Blockschaltbild der erfindungsgetnäßen Anordnung,FIG. 1 shows the block diagram of the arrangement according to the invention,
- Figur 2 die zeitliche Staffelung der Steuersignale des Taktgebers,FIG. 2 shows the time graduation of the control signals of the clock,
- Figur 3 eine schaltungstechnische Realisierung des Taktgebers und- Figure 3 shows a circuit realization of the clock and
- Figur 4 eine schaltungstechnische Realisierung für die Kompensationsschaltung- Figure 4 shows a circuit realization for the compensation circuit
Im Blockschaltbild der erfindungsgemäßen Anordnung gemäß Figur 1 findet man den lileßkanal MK, einen Analog-Digital-Umsetzer ADU und den Aufnehmer mit ohmscher Brückenschaltung AB. Diesem wird die benötigte Speisegleichspannung von der Aufnehmerspeisequelle AQ über zwei Brückendiagonalpunkten zugeleitet, während die beiden weiteren Brückendiagonalpunkte zu einem Verstärker V führen. Der weitere Signalweg des verstärkten Meßsignals führt über die Kompensationsschaltung KS zur Halteschaltung HS. An ihrem Ausgang kann das störgrößenkompensierte, analoge Meßsignal· entweder über den analogen Signalausgang AS abgenommen werden oder es wird im Analog-Digital-Umsetzer ADU digitalisiert und steht dann am digitalen Signalausgang DS zur Verfügung. Die Steuerung der verschiedenen Arbeitsabläufe des Meßkanals MK übernimmt der Taktgeber TG. Dazu gibt er das Steuersignal S1 an die Aufnehmerspeisequelle AQ, das Steuersignal S2 an die Kompensationsschaltung KS und das Steuersignal S3 sowohl an die Halteschaltung HS als auch an den Analog-Digital-Umsetzer ADU. Der Taktgeber TG selbst erhält entweder über die Umschalteinrichtung US einen externen Startimpuls ESI, oder der Startimpuls SI wird vom Analog-Digital-Umsetzer ADU, ebenfalls über die Umschalteinrichtung US, dem Taktgeber TG zugeführt.In the block diagram of the arrangement according to the invention according to Figure 1 can be found the lileßkanal MK, an analog-to-digital converter ADU and the transducer with ohmic bridge circuit AB. The latter is supplied with the required supply DC voltage from the pickup supply source AQ via two bridge diagonal points, while the two further bridge diagonal points lead to an amplifier V. The further signal path of the amplified measurement signal leads via the compensation circuit KS to the holding circuit HS. At its output, the noise-compensated, analog measurement signal can either • be accepted via the analog signal output AS or it is digitized in the analog-to-digital converter ADU and is then available at the digital signal output DS. The control of the various workflows of the measuring channel MK takes over the clock TG. For this purpose, he gives the control signal S1 to the pickup supply source AQ, the control signal S2 to the compensation circuit KS and the control signal S3 to both the latch circuit HS and to the analog-to-digital converter ADU. The clock TG itself receives either via the switching device US an external start pulse ESI, or the start pulse SI is supplied from the analog-to-digital converter ADU, also via the switching device US, the clock generator TG.
Der Aufnehmer mit ohmscher Brückenschaltung AB dient der Wandlung nichtelektrischer Meßgrößen in ein proportionales, elektrisches Signal. Dieses wird insbesondere durch Thermospannungen auf der Zuleitung zum Verstärker V sowie durchThe transducer with ohmic bridge circuit AB is used to convert non-electrical quantities into a proportional, electrical signal. This is in particular by thermoelectric voltages on the supply line to the amplifier V and by
dessen Offsetgrößen und deren Drift verfälscht. Am Ausgang des Verstärkers V liegt eine Spannung, die sich aus dein Uutzsignal und den erwähnten Störgrößen zusammensetzt.its offset sizes and their drift falsified. At the output of the amplifier V is a voltage which is composed of your Uutzsignal and the disturbances mentioned.
Zu Beginn des Gesamtmeßzyklus Z wird das Steuersignal S3 erzeugt, das die Halteschaltung HS aktiviert. Ihre Aufgabe besteht darin, solange das Steuersignal S3 High-Pegel besitzt, den letzten Meßwert konstant zu halten und zu speichern. Diese Einschränkung der Meßdynamik ist zulässig, da der Einsatz der beschriebenen Schaltungsanordnung zur Auswertung von Meßgrößen vorgesehen ist, die sich nur relativ langsam ändern; diese Bedingung liegt beispielsweise bei der Messung von Kraft, Masse oder Druck vor. Die Unterbrechung des Meßvorganges durch die Störgrößenkompensation für die Dauer von etwa 100 ms ist vernachlässigbar.At the beginning of Gesamtmeßzyklus Z, the control signal S3 is generated, which activates the holding circuit HS. Its task is as long as the control signal S3 has high level to keep the last reading constant and store. This limitation of the dynamic range is allowed because the use of the described circuit arrangement is provided for the evaluation of measured variables that change only relatively slowly; This condition is present, for example, in the measurement of force, mass or pressure. The interruption of the measuring process by the disturbance compensation for the duration of about 100 ms is negligible.
Das Steuersignal SI, das mit einer Verzögerung Δ ti nach dem Steuersignal S3 erzeugt wird, schaltet die Aufnehmerspeisequelle AQ ab. Nach einer entsprechenden Zeit liegt am Ausgang des Verstärkers V allein die zu kompensierende Störspannung an, und die Kompensationsschaltung KS wird durch das Steuersignal S2 gestartet. Die Kompensationsschaltung KS erzeugt in einer vorgegebenen Kompensationszeit TK eine Kompensationsspannung Ug, die gerade so groß ist, die am Ausgang des Verstärkers V vorhandene Störspannung zu kompensieren. Nach Ablauf der Kompensationszeit TK wird die Kompensationsspannung U-rr zwischengespeichert j und nach einer Verzögerung At3 bewirkt das Steuersignal S1 das Einschalten der Aufnehmerspeisequelle AQ. Uach der Verzögerung Δ t4 befindet sich am Ausgang der Kompensationsschaltung KS das kompensierte, analoge Meßsignal·. Schließlich schaltet das Steuersignal S3 nach einer weiteren Verzögerung Δ ΐ4 die Halteschaltung HS aus. Die Zeit vom Eintreffen des Startimpulses SJ bis zum Übergang des Steuersignals S3 auf Low-Pegel beträgt, bedingt durch das Zeitverhalten der beteiligten Punktionsgruppen, etwa 100 ms.The control signal SI, which is generated with a delay .DELTA.t.sub.i after the control signal S3, switches off the pickup supply source AQ. After a corresponding time, the voltage to be compensated for is applied to the output of the amplifier V alone, and the compensation circuit KS is started by the control signal S2. The compensation circuit KS generates in a predetermined compensation time TK a compensation voltage Ug, which is just so great as to compensate the noise voltage present at the output of the amplifier V. After the compensation time TK has elapsed, the compensation voltage U-rr is latched, and after a delay At3, the control signal S1 causes the pickup supply source AQ to be switched on. After the delay Δ t4 is located at the output of the compensation circuit KS, the compensated, analog measurement signal ·. Finally, the control signal S3 switches off the holding circuit HS after a further delay Δΐ4. The time from the arrival of the start pulse SJ to the transition of the control signal S3 to low level is about 100 ms, due to the time behavior of the participating puncture groups.
Das analoge Ausgangssignal der Halteschaltung HS kann entweder direkt angezeigt oder registriert werden; es kann auch digitalisiert werden. Der dazu notwendige Analog-Digital-The analog output signal of the holding circuit HS can either be displayed directly or registered; it can also be digitized. The necessary analog-digital
Umsetzer ADU wird durch das Steuersignal S3 ϊώ Betrieb gesetzt; er muß integrierendes Verhalten aufweisen und eine große Umsetzzeit - mindestens 100 ms - besitzen. Diese Eigenschaften sollen ausschließen, daß kurzzeitige Störspannungen, die durch die beschriebene Störgrößenkompensation nicht eliminiert werden, die Anzeige verfälschen. Auch der Verstärker V darf keine kurzzeitigen Driften, beispielsweise als Folge von Schwankungen der Betriebsspannung, besitzen.Converter ADU is set by the control signal S3 ϊώ operation; it must have integrating behavior and a large conversion time - at least 100 ms - have. These properties are to exclude that short-term interference voltages, which are not eliminated by the described disturbance compensation, distort the display. The amplifier V must not have brief drifts, for example, as a result of fluctuations in the operating voltage.
Nach dem Ende der Digitalisierung beginnt ein neuer Gesamtmeßzyklus Z. Arbeitet die Meßanordnung mit anderen Geräten (z. B. Meßwertdrucker) über ein Interface zusammen, so ist es sinnvoll, den Beginn eines neuen Gesamtmeßzyklus Z durch ein Rückmeldesignal dieser Geräte auszulösen.After the end of the digitization, a new total measuring cycle Z begins. If the measuring arrangement works together with other devices (eg measured value printer) via an interface, it makes sense to trigger the beginning of a new overall measuring cycle Z by a feedback signal from these devices.
In, Figur 2 sind die zeitliche Staffelung der einzelnen Arbeitsgänge sowie die sie auslösenden Steuersignale S1...S3 symbolisch dargestellt.In FIG. 2, the time staggering of the individual operations and the control signals S1... S3 triggered them are shown symbolically.
Mit dem Ende der Umsetzzeit TU des Analog-Digital-Umsetaers ADU gibt dieser einen Startimpuls SI, beispielsweise in Form des dargestellten schmalen Rechteckimpulses,an den Taktgeber TG. Nach Verlauf einer Verzögerung ,Δ ti lost der Taktgeber TG das Steuersignal S1 aus, wodurch die Aufnehmerspeisequelle AQ abgeschaltet wird. Uach Verlauf einer weiteren Verzögerung <Δ t2 liefert der Taktgeber TG das Steuersignal S2 an die Kompensationsschaltung KS. Sie benötigt für jeden Kompensationsvorgang die Kompensations zeit TK. Mit einer Verzögerung von Δ t3 wird nach beendeter Kompensation das Steuersignal S1 eingeschaltet und damit die Aufnehmerspeisequelle AQ wieder in Betrieb gesetzt. Bach Ablauf einer weiteren Verzögerung Δ t4 geht in Form des Steuersignals S3 ein Arbeitsbefehl an den Analog-Digital-Umsetzer ADU, den fehlerkompensierten, momentanen Meßwert zu digitalisieren. Gleichzeitig wird die Halteschaltung HS außer Betrieb gesetzt. Ist die für die Umsetzung notwendige Umsetzzeit TU vergangen, gibt der Analog-Digital-Umsetzer ADU einen erneuten Startimpuls SI über die UmschaIteinrichtung US an den Taktgeber TG.With the end of the conversion time TU of the analog-to-digital converter ADU this gives a start pulse SI, for example in the form of the illustrated narrow rectangular pulse to the clock TG. After the lapse of a delay, the timer TG releases the control signal S1, whereby the pickup supply source AQ is turned off. After a further delay <Δ t2, the clock TG supplies the control signal S2 to the compensation circuit KS. It requires the compensation time TK for each compensation process. With a delay of .DELTA.t3 , the control signal S1 is switched on after the compensation has ended, and thus the pickup supply source AQ is put back into operation. Bach expires another delay Δ t4 is in the form of the control signal S3 a working command to the analog-to-digital converter ADU to digitize the error-compensated instantaneous measured value. At the same time, the holding circuit HS is put out of operation. If the conversion time TU necessary for the implementation has elapsed, the analog-to-digital converter ADU sends a renewed start pulse SI to the clock generator TG via the switching device US.
Für den Pall der Triggerung des Taktgebers TG durch einen externen Startimpuls ESI, wird der Taktgeber TG mittels der Umsehalteinrichtung US mit den entsprechenden Klemmen verbunden, während gleichzeitig die Verbindung zum Analog-Digital-Umsetzer ADU unterbrochen wird.For the Pall triggering of the timer TG by an external start pulse ESI, the timer TG is connected by means of Umsehalteinrichtung US with the appropriate terminals, while the connection to the analog-to-digital converter ADU is interrupted.
Die in Figur 2 angegebenen Pegel L und H - entsprechend "low" und "high" - können auch anders festgelegt werden.The levels indicated in Figure 2 L and H - corresponding to "low" and "high" - can also be set differently.
In Figur 3 wird eine erfindungsgemäße, vorteilhafte Realisierung für den Taktgeber TG angegeben.FIG. 3 shows an advantageous implementation according to the invention for the clock generator TG.
Der Startimpuls SI wird den Setzeingängen S der beiden D-Flip-Flops A2/1 , A2/2 zugeführt, wobei diese als Teiler im Verhältnis 2:1 geschaltet sind. Der Takteingang C des D-Flip-Flops A2/1 ist mit einem Taktgenerator verbunden, der sich aus einem hysteresebehafteten HAND-Gatter A1/1 , einem Widerstand R1 von einem Eingang zum Ausgang führend, und einem Kondensator G1, vom gleichen Eingang nach Masse liegend, zusammensetzt. Der zweite Eingang des HAND-Gatters A1/1 ist mit dem Ausgang eines weiteren EAND-Gatters A1/3 und einer Klemme für das Steuersignal S3 verbunden. Ein Eingang des HAiTD-Gatters A1/3 führt zum Dateneingang D und zum negierten Ausgang "Q des D-Flip-Flops A2/1 sowie zu einem Eingang eines weiteren KAMD-Gatters A1/2. Der zweite Eingang des HAHD-Gatters Al/3 führt zum Dateneingang D und zum negierten Ausgang "Q des zweiten D-Flip-Flops A2/2. Vom negierten Ausgang "§ des zweiten D-Flip-Flops A2/2 wird über ein RC-Filter, bestehend aus dem Widerstand R2 und dem Kondensator 02, das Steuersignal S1 abgenommen, während der nichtnegierte Ausgang Q zum zweiten Eingang des HAItfD-Gatters A1/2 führt. Außerdem besteht eine Verbindung vom nichtnegierten Ausgang Q des D-Flip-Flops A2/1 zum Takteingang G des zweiten D-Flip-Flops A2/2. Die Rücksetzeingänge R beider D-Flip-Flops A2/1, A2/2 liegen auf Masse. Am Ausgang des HAUD-Gatters A1/2 kann das Steuersignal S2 abgenommen werden.The start pulse SI is fed to the set inputs S of the two D-flip-flops A2 / 1, A2 / 2, these being connected as dividers in the ratio 2: 1. The clock input C of the D flip-flop A2 / 1 is connected to a clock generator consisting of a hysteresis HAND gate A1 / 1, a resistor R1 leading from an input to the output, and a capacitor G1, from the same input to ground lying, composed. The second input of the HAND gate A1 / 1 is connected to the output of another EAND gate A1 / 3 and a terminal for the control signal S3. An input of the HAiTD gate A1 / 3 leads to the data input D and to the negated output "Q" of the D-flip-flop A2 / 1 as well as to an input of another KAMD-gate A1 / 2. The second input of the HAHD-gate Al / 3 leads to the data input D and to the negated output "Q" of the second D flip-flop A2 / 2. From the negated output "§ of the second D-flip-flop A2 / 2, the control signal S1 is removed via an RC filter, consisting of the resistor R2 and the capacitor 02, while the ungated output Q to the second input of the HAItfD gate A1 In addition, there is a connection from the non-negated output Q of the D-flip-flop A2 / 1 to the clock input G of the second D-flip-flop A2 / 2. The reset inputs R of both D-flip-flops A2 / 1, A2 / 2 are grounded, and at the output of the HAUD gate A1 / 2 the control signal S2 can be removed.
In Figur 4 ist schließlich eine erfindungsgemäße Realisierung der Kompensationsschaltung KS dargestellt. Dabei wird über einen Widerstand R3 dem nichtinvertierendenFinally, FIG. 4 shows an implementation of the compensation circuit KS according to the invention. It is the non-inverting via a resistor R3
- 9 - <4 υ ο - 9 - <4 υ ο
Eingang eines Operationsverstärkers OV1, dessen Ausgang mit seinem invertierenden Eingang verbunden ist, die unkompensierte Signalspannung U^ vom Ausgang des Verstärkers V zugeführt. Außerdem besteht vom nichtinvertierenden Eingang des Operationsverstärkers OV1 über einen Widerstand R4 eine Verbindung zum Ausgang eines zweiten Operationsverstärkers OV2, wobei dessen invertierender Eingang über einen Kondensator C3 mit dem Ausgang in Verbindung steht, während sein nichtinvertierender Eingang auf Masse liegt. Außerdem führt der Ausgang des Operationsverstärkers 0Y1 zu einem Widerstand R5 und stellt gleichzeitig das kompensierte Meßsignal für die Halteschaltung HS zur Verfügung. Der zweite Anschluß des Widerstandes R5 ist mit dem Source eines Transistors Ts1 sowie über einen Widerstand RS mit dem Gate des Transistors Ts1 verbunden, wobei dessen Drain zum invertierenden Eingang des Operationsverstärkers 0V2 führt. Weiterhin besteht eine Verbindung vom Gate des Transistors Ts1 zum Kollektor des ηρη-Transistors Ts2, wobei der Emitter dieses Transistors außerdem die negative Betriebsspannung -U-n erhält und zusätzlich noch über eine Reihenschaltung, bestehend aus den beiden Widerständen R7 und R8, mit der Basis verbunden ist. Am Verbindungspunkt der Widerstände R7 und R8 liegt die Anode der Zenerdiode ZD, deren Katode das vom Taktgeber TG bereitgestellte Steuersignal S2 erhält.Input of an operational amplifier OV1 whose output is connected to its inverting input, the uncompensated signal voltage U ^ supplied from the output of the amplifier V. In addition, the non-inverting input of the operational amplifier OV1 via a resistor R4, a connection to the output of a second operational amplifier OV2, wherein its inverting input via a capacitor C3 is in communication with the output, while its non-inverting input is grounded. In addition, the output of the operational amplifier 0Y1 leads to a resistor R5 and simultaneously provides the compensated measuring signal for the latching circuit HS. The second terminal of the resistor R5 is connected to the source of a transistor Ts1 and via a resistor RS to the gate of the transistor Ts1, the drain of which leads to the inverting input of the operational amplifier 0V2. Furthermore, there is a connection from the gate of the transistor Ts1 to the collector of the ηρη transistor Ts2, wherein the emitter of this transistor also receives the negative operating voltage -Un and additionally via a series circuit consisting of the two resistors R7 and R8, is connected to the base , At the connection point of the resistors R7 and R8 is the anode of the zener diode ZD, whose cathode receives the clock signal TG provided by the control signal S2.
Die Funktion des Taktgebers TG, entsprechend Figur 3» zusammen mit der Kompensationsschaltung KS, entsprechend Figur 4, sei im folgenden erläutert:The function of the clock generator TG, according to FIG. 3 "together with the compensation circuit KS, corresponding to FIG. 4, will be explained below:
Der Start des Taktgebers erfolgt durch einen Η-Impuls, durch den die beiden D-Flip-Flops A2/1 und A2/2 gesetzt werden. Damit nimmt das Steuersignal S3 Η-Pegel an. Die Bereitstellung des Steuersignals S3 übernimmt das NAND-Gatter A1/3. Durch den Η-Pegel des Steuersignals S3 wird die Halteschaltung HS aktiviert. Außerdem wird der interne Taktgenerator bestehend aus dem NAND-Gatter A1/1, dem Kondensator G1 und dem Widerstand RI - freigegeben und erzeugt eine Taktfrequenz. Nach der Verzögerung ^ ti, die durch den Widerstand R2 und den Kondensator C2 bestimmt wird, nimmt das Steuersignal S1 L-Pegel an. Durch die erste L/H-Flanke des internen Takt-The start of the clock is effected by a Η-pulse, by which the two D-flip-flops A2 / 1 and A2 / 2 are set. Thus, the control signal S3 assumes Η level. The provision of the control signal S3 takes over the NAND gate A1 / 3. The holding circuit HS is activated by the Η level of the control signal S3. In addition, the internal clock generator consisting of the NAND gate A1 / 1, the capacitor G1 and the resistor RI - released and generates a clock frequency. After the delay ^ ti, which is determined by the resistor R2 and the capacitor C2, the control signal S1 assumes L level. The first L / H edge of the internal clock
generators geht das Steuersignal S2 nunmehr mit einer Verzögerung Λt2 ebenfalls auf L-Pegel. Dadurch sperren die Zener-Diode ZD und der Transistor Ts2. Die Gate-Source-Spannung dieses selbstleitenden Feldeffekttransistors wird durch den Widerstand R6 null und die Drain-Source-Strecke ist niederohmig. Während der Kompensationszeit TK befindet sich am Eingang der Kompensationsschaltung KS, da die Aufnehmerspeisequelle AQ' außer Betrieb ist, nur die zu eliminierende Störspannung, die über den Widerstand R3 zum Operationsverstärker 0V1 gelangt. Dieser ist als Spannungsfolger geschaltet, somit liegt die Störspannung in gleicher Höhe auch am Ausgang an und gelangt über den Widerstand R5 und die im Moment niederohmige Drain-Source-Strecke von Transistor TsI sur integralen Rückführung des Regelkreises. Der Widerstand R5, der Kondensator C3 und der Operationsverstärker 0Y2 bilden zusammen einen Miller-Integrator. Dieser Integrator stellt bei Annahme eines idealen Verhaltens des Operationsverstärkers eine Kompensationsspannung genau der benötigten Größe bereit. Das heißt, daß die Ausgangsspannung des Operationsverstärkers 0V1 infolge der Summation der unkompensierten Signa!spannung U-^ und der Kompensationsspannung UK über den Widerständen R3 und R4 null wird. Der zeitliche Zusammenhang zwischen der unkompensierten Signalspannung Uy^ und der Kompensationsspannung UK ist durch die folgende Beziehung gegebengenerator, the control signal S2 now also goes to L level with a delay Λt2. As a result, the Zener diode ZD and the transistor Ts2 block. The gate-source voltage of this self-conducting field effect transistor is zero by the resistor R6 and the drain-source path is low. During the compensation time TK is located at the input of the compensation circuit KS, since the pickup power source AQ 'out of service, only the interference voltage to be eliminated, which passes through the resistor R3 to the operational amplifier 0V1. This is connected as a voltage follower, so the interference voltage is at the same level at the output and passes through the resistor R5 and the currently low-impedance drain-source path of transistor TsI sur integral feedback of the control loop. The resistor R5, the capacitor C3 and the operational amplifier OY2 together form a Miller integrator. This integrator provides a compensation voltage of exactly the required size assuming ideal behavior of the operational amplifier. That is, the output voltage of the operational amplifier 0V1 becomes zero due to the summation of the uncompensated signal voltage U- and the compensation voltage U K across the resistors R3 and R4. The temporal relationship between the uncompensated signal voltage Uy ^ and the compensation voltage U K is given by the following relationship
Bei der Dimensionierung der Kompensationszeit TK ist zu beach ten, daß Störimpulse, die besonders von der Verbindung zwischen Aufnehmer mit ohmscher Brückenschaltung AB und Verstärker V aufgefangen werden, während der Kompensation nur einen vernachlässigbaren Fehler erzeugen dürfen. Weiterhin ist auch die gewünschte Kompensationsspannungsänderung pro Gesamtmeßzyklus Z zu berücksichtigen.When dimensioning the compensation time TK, it should be noted that interference pulses, which are picked up especially by the connection between pickups with ohmic bridge circuit AB and amplifier V, must only generate a negligible error during compensation. Furthermore, the desired compensation voltage change per Gesamtmeßzyklus Z must be considered.
Die zweite L/H-Flanke des internen Taktgenerators erzeugt Η-Pegel am Ausgang des NAIID-Gatters Al/2 und somit auch für das Steuersignal S2. Damit öffnet die Zenerdiode ZD, und der Transistor Ts2 erhält über Widerstand R7 Basisstrom. Dadurch wird die Kollektorspannung dieses Transistors etwa gleichThe second L / H edge of the internal clock generator generates Η level at the output of the NAIID gate Al / 2 and thus also for the control signal S2. Thus, the Zener diode ZD opens, and the transistor Ts2 receives via resistor R7 base current. As a result, the collector voltage of this transistor is about the same
der negativen Betriebsspannung "U^, wodurch die Drain-Source-Strecke des Transistors TsI sperrt. Der Kondensator C 3 speichert die Kotnpensationsspannung U^. Dazu dürfen der Eingangsruhestrom des Operationsverstärkers 0V2 und der Reststrom am Drain des Transistors TsI nur klein sein, weil sonst eine Verfälschung der Kotnpensationsspannung ILr eintreten vjürde.The capacitor C 3 stores the Kotnpensationsspannung U ^ For this purpose, the bias current of the operational amplifier 0V2 and the residual current at the drain of the transistor TsI may only be small, because otherwise a falsification of the Kotnpensationsspannung ILr would occur.
Die zweite L/H-Flanke des internen Taktgenerators bewirkt nach der Verzögerung Δ ^3 wieder H-?egel für das Steuersignal SI, wodurch die Aufnehmersρeisequelle AQ wieder zugeschaltet wird. Die Verzögerung Δ t3 garantiert die Beendung der Kompensation, bevor die Aufnehnierspeisequelle AQ wieder in Betrieb ist.The second L / H edge of the internal clock generator causes after the delay Δ ^ 3 again H-? Egel for the control signal SI, whereby the Aufnehmersρeisequelle AQ is switched on again. The delay Δt3 guarantees the completion of the compensation before the bank supply source AQ is in operation again.
Die dritte L/H-Flanke des internen Taktgenerators erzeugt L-Pegel des Steuersignals S3, wodurch die Halteschaltung HS außer Betrieb gesetzt und der Taktgenerator gestoppt wird. Am Eingang der Kompensationsschaltung. KS liegt jetzt die störgrößenkompensierte Meßspannung an.The third L / H edge of the internal clock generator generates L level of the control signal S3, whereby the latch circuit HS is disabled and the clock generator is stopped. At the input of the compensation circuit. KS is now the Störgrößenkompensierte measuring voltage.
Die H/L-Flanke des Steuersignals S3 startet nun den Analog-Digital-Umsetzer ADU. Hacb Verlauf der Umsetzzeit TU löst ein kurzer H-Impuls einen erneuten Kompensationszyklus Z aus.The H / L edge of the control signal S3 now starts the analog-to-digital converter ADU. Hacb course of the conversion time TU triggers a short H-pulse a new compensation cycle Z from.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26802784A DD227257B1 (en) | 1984-10-05 | 1984-10-05 | ARRANGEMENT FOR STEREO SIZE COMPENSATION FOR MEASURING CONSUMERS IN BRIDGE CIRCUITS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26802784A DD227257B1 (en) | 1984-10-05 | 1984-10-05 | ARRANGEMENT FOR STEREO SIZE COMPENSATION FOR MEASURING CONSUMERS IN BRIDGE CIRCUITS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DD227257A1 true DD227257A1 (en) | 1985-09-11 |
| DD227257B1 DD227257B1 (en) | 1992-11-26 |
Family
ID=5561056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD26802784A DD227257B1 (en) | 1984-10-05 | 1984-10-05 | ARRANGEMENT FOR STEREO SIZE COMPENSATION FOR MEASURING CONSUMERS IN BRIDGE CIRCUITS |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD227257B1 (en) |
-
1984
- 1984-10-05 DD DD26802784A patent/DD227257B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DD227257B1 (en) | 1992-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2350083C2 (en) | Circuit arrangement for converting a measured value recorded by a sensor | |
| DE1948495B2 (en) | ANALOG DIGITAL CONVERTER FOR SMALL SIGNALS WITH RELIABLE ELIMINATION OF ERROR VOLTAGES | |
| DE3343885A1 (en) | INDUCTIVE SENSOR | |
| WO2011063536A1 (en) | Digital charge amplifier and method for converting charge signals into digital signals | |
| EP0445267B1 (en) | Device for processing sensor signals | |
| DE2317103C3 (en) | Circuit arrangement for processing output signals from an opto-electrical converter of a photometer | |
| DE2341322A1 (en) | ARRANGEMENT FOR GENERATING A MEASUREMENT OUTPUT SIGNAL, THE LEVEL OF THE LINEAR DEPENDING ON THE SIZE OF A RESISTANCE TO BE MEASURED | |
| DE2553694B2 (en) | Charge coupled amplifier | |
| AT401826B (en) | MEASURING PROCEDURE | |
| EP0250028B1 (en) | Circuit device for compensation of temperature dependent and temperature independent drifts of a capacitive sensor | |
| DE3706306A1 (en) | CIRCUIT TO OBTAIN A TEMPERATURE-INDEPENDENT RECTANGULAR SIGNAL FROM A MEASURING SIGNAL | |
| EP0376024A2 (en) | Process and device for correcting a signal-processing circuit with respect to deviations from its elements due to manufacturing tolerances | |
| DE4340472C1 (en) | Method and circuit arrangement for measuring a capacitance | |
| EP0285047A2 (en) | Circuit for shaping a measure signal into a square wave signal | |
| DE2547725A1 (en) | ANALOG-DIGITAL CONVERTER | |
| DE2340847C3 (en) | Analog-to-digital converter | |
| EP0129132B1 (en) | Measuring device to detect a temperature difference | |
| DD227257A1 (en) | ARRANGEMENT FOR STEREO SIZE COMPENSATION FOR MEASURING CONSUMERS IN BRIDGE CIRCUITS | |
| DE102022201923B3 (en) | Method and circuit arrangement for determining an inductance of a measuring coil and use therefor | |
| DE3824267C2 (en) | ||
| CH664016A5 (en) | DEVICE FOR ELECTRICALLY MEASURING A QUANTITY OF HEAT CONSUMED IN A HEAT CONSUMER. | |
| DE2600194B2 (en) | DISCHARGE CIRCUIT FOR THE INTEGRATION CAPACITOR OF A CAPACITIVE COUNTER-COUPLED INTEGRATION AMPLIFIER | |
| DE2651331C3 (en) | Light meter circuit | |
| AT312739B (en) | Device for electrical frequency measurement | |
| DE3332940C1 (en) | Circuit arrangement for detecting the failure time of a supply voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee | ||
| RPI | Change in the person, name or address of the patentee (searches according to art. 11 and 12 extension act) | ||
| RPV | Change in the person, the name or the address of the representative (searches according to art. 11 and 12 extension act) |