DD217948A1 - DELAYED, MONOSTABLE TILT - Google Patents
DELAYED, MONOSTABLE TILT Download PDFInfo
- Publication number
- DD217948A1 DD217948A1 DD25312983A DD25312983A DD217948A1 DD 217948 A1 DD217948 A1 DD 217948A1 DD 25312983 A DD25312983 A DD 25312983A DD 25312983 A DD25312983 A DD 25312983A DD 217948 A1 DD217948 A1 DD 217948A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- edge
- delayed
- delay
- input signal
- pulse
- Prior art date
Links
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zur Generierung eines verzoegerten Impulses beim Eintreffen einer Schaltflanke, vorzugsweise ausgefuehrt mit integrierten Verzoegerungsgliedern. Allgemein laesst sich die Erfindung ueberall dort anwenden, wo aus statischen Signalen dynamische Signale erzeugt werden sollen. Das Ziel der Erfindung besteht darin, mit moeglichst geringem Bauelementeaufwand eine Schaltung zu finden, die sowohl auf LH- als auch auf HL-Flanken mit einem verzoegerten Ausgangsimpuls definierter Laenge reagiert. Aufgabe der Erfindung ist es, aus einem statischen Eingangssignal, welches mit einer LH-Flanke beginnt und einer HL-Flanke abgeschlossen wird, einen Ausgangsimpuls von definierter Impulsbreite auf jede eintreffende Flanke zu erzeugen. Erfindungsgemaess wird die Aufgabe dadurch geloest, dass zwei Verzoegerungsschaltungen ueber eine logische Verknuepfung zusammengeschaltet sind.The invention relates to a circuit arrangement for generating a delayed pulse upon arrival of a switching edge, preferably executed with integrated Verzoegerungsgliedern. In general, the invention can be applied everywhere where dynamic signals are to be generated from static signals. The aim of the invention is to find a circuit with the lowest possible component cost, which responds to both LH and HL edges with a delayed output pulse of defined length. The object of the invention is to generate an output pulse of defined pulse width on each incoming edge from a static input signal which begins with an LH edge and terminates an HL edge. According to the invention, the object is achieved in that two delay circuits are interconnected via a logic link.
Description
-1- 253 129 3-1- 253 129 3
Verzögerte, monostabile KippstufeDelayed, monostable multivibrator
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft eine Schaltungsanordnung zur Generierung eines verzögerten Impulses beim Eintreffen einer Schaltflanke, vorzugsweise ausgeführt mit integrierten Verzögerungsgliedern. Im vorliegenden Einsatzfall dient dieerfindungsgemäße Schaltungsanordnung zum dynamischen Setzen von Flip-Flops einer Kombinatorik. Allgemein läßt sich die Erfindung überall dort anwenden, wo aus statischen Signalen dynamische Signale erzeugt werden sollen.The invention relates to a circuit arrangement for generating a delayed pulse upon arrival of a switching edge, preferably carried out with integrated delay elements. In the present application, the inventive circuit arrangement is used for dynamically setting flip-flops of a combinatorial. In general, the invention can be applied wherever dynamic signals are to be generated from static signals.
Der Aufbau von monostabilen Kippstufen aus Grundgattern, einem zeitbestimmenden Kondensator und einer Rückführung wird als bekannt vorausgesetzt.The construction of monostable multivibrators of base gates, a time-determining capacitor and a feedback is assumed to be known.
Allen bekannten Lösungen liegt der Nachteil zugrunde, daß erstens jeder beliebig kurze Eingangsimpuls einen Ausgangsimpuls erzeugt und daß dabei zweitens jeweils nur eine Flanke (HL bzw. LH) einen Ausgangsimpuls liefert. ., .All known solutions is based on the disadvantage that, first, each arbitrarily short input pulse generates an output pulse and that, secondly, only one edge (HL or LH) delivers an output pulse. .,.
Das Ziel der Erfindung besteht darin, mit möglichst geringem Bauelementeaufwand eine Schaltung zu finden, die sowohl auf LH- als auch auf HL-Flanken mit einem verzögerten Ausgangsimpuls definierter Länge reagiert. Sind die Eingangsimpulse ί kürzer als die Verzögerungszeit, erscheint kein Ausgangsimpuls. kThe aim of the invention is to find a circuit with the least possible expenditure on components, which responds to both LH and HL edges with a delayed output pulse of defined length. If the input pulses ί are shorter than the delay time, no output pulse appears. k
Darlegung des Wesens der Erfindung 'Explanation of the essence of the invention
Der Erfindung liegt die Aufgabe zugrunde, aus einem statischen Eingangssignal, welches mit einer LH-Flanke beginnt und einer HL-Flanke abgeschlossen wird, einen Aüsgangsimpuls von definierter Impulsbreite auf jede eintreffende Flanke (LH, HL) zu erzeugen. Unterschreitet das Eingangssignal eine gewisse Impulsbreite, entsteht infolge der Verzögerungszeit der Schaltungsanordnung kein Ausgangsimpuls. Ausgehend vom technologischen Aufwand und hoher Zuverlässigkeit soll die Realisierung in integrierter Technik erfolgen. Erfindungsgemäß wird die Aufgabe der verzögerten Impulserzeugung auf eine LH- bzw, HL-Flanke des Eingangssignales dadurch gelöst, daß zwei Verzögerungsschaltungen über eine logische Verknüpfung zusammengeschaltet sind. Die Verzögerungsschaltungen müssen .unterschiedliche Verzögerungszeiten gegenüber den eintreffenden Flanken aufweisen: The invention is based on the object of generating an output pulse of defined pulse width on each incoming edge (LH, HL) from a static input signal which begins with an LH edge and terminates an HL edge. If the input signal falls below a certain pulse width, no output pulse arises as a result of the delay time of the circuit arrangement. Based on the technological effort and high reliability, the realization should be done in integrated technology. According to the invention, the object of the delayed pulse generation to an LH or, HL edge of the input signal is achieved in that two delay circuits are interconnected via a logic operation. The delay circuits must have different delay times with respect to the incoming edges:
4DHLfDLH. 4 DHLfDLH.
Die Ansteuerung der Verzögerungsschaltungen geschieht derart, daß das Eingangssignal eine Verzögerungsschaltung direkt ansteuert und die zweite Verzögerungsschaltung vom invertierten Eingangssignal angesteuert wird. Ausgehend von 1 — Impulsen am Ausgang der erfindungsgemäßen Schaltung muß die auf die Verzögerungsstufen folgende logische Verknüpfung in Abhängigkeit der Verzögerungszeiten die nachstehende Struktur aufweisen: Verzögerungszeitenverhältnis VerknüpfungThe control of the delay circuits is done such that the input signal directly drives a delay circuit and the second delay circuit is driven by the inverted input signal. Starting from 1 pulses at the output of the circuit according to the invention, the logic operation following the delay stages, as a function of the delay times, must have the following structure: Delay time ratio linkage
tDHL>t0LH AND .t D HL> t0LH AND.
tDHL<tDLH NORtDHL <tDLH NOR
Für zu erzeugende O-Impulse sind die Verknüpfungen NOR bzw. AND zu tauschen. Die Reaktionszeit der Gesamtschaltung auf eine eintreffende Flanke wird von der kürzeren Verzögerungszeit (tDHL = tDLH) bestimmt. Damit kann eine Störunterdrückung von Eingangsimpulsen einfach realisiert werdenFor O pulses to be generated, the NOR or AND links must be swapped. The response time of the overall circuit to an incoming edge is determined by the shorter delay time (t DHL = t DLH ). Thus, a noise suppression of input pulses can be easily realized
Verzögerungszeitenverhältnis Störimpulsdäuer Delay time ratio Interference pulse durometer
Die Dauer des Ausgangsimpulses wird durch die Differenz der verschiedenen Verzögerungszeiten festgelegt:. Verzögerungszeitenverhältnis AusgangsimpulsdauerThe duration of the output pulse is determined by the difference of the different delay times. Delay time ratio output pulse duration
Der Vorteil der beschriebenen Schaltungsanordnung besteht darin, daß die beiden Eigenschaften Erzeugung von Impulsen aus den Flanken LH und HL des Eingangssignales und die Unterdrückung von kurzzeitigen Störimpulsen auf dem Eingangssignal mit einem Minimum an Bauelementen realisiert werden. Es sind integrierte Schaltkreise mit den entsprechenden Eigenschaften anwendbar, die es gestatten, ein gut reproduzierbares Zeitverhalten zu erreichen.The advantage of the circuit arrangement described is that the two characteristics generation of pulses from the edges LH and HL of the input signal and the suppression of short-term glitches on the input signal can be realized with a minimum of components. There are integrated circuits with the appropriate properties applicable, which allow to achieve a well reproducible time response.
Ausführungsbeispiel 'Exemplary embodiment
Die Erfindung soll nachstehend in ihrer Funktion an einem Ausführungsbeispiel näher erläutert werden. In der dazugehörigen· Zeichnung zeigen: '' The invention will be explained in more detail below in its function on an exemplary embodiment. In the accompanying drawing: ''
Figur 1: Schaltung und zugehörige Zeitverläufe für das Verzögerungszeitenverhältnis 'DHL < 1DLH undFigure 1: circuit and associated time histories for the delay time ratio 'DHL < 1 DLH and
Figur 2: Schaltung und zugehörige Zeitverläufe für das Verzögerungszeitenverhältnis'DHL > 4DLH. iFIG. 2: Circuit and associated time profiles for the delay time ratio 'DHL> 4 DLH. i
Die folgenden Ausführungen beschränken sich auf Figur 1. Aus der Schaltung sind die Verzögerungsglieder 1 und die sich anschließende Verknüpfung 2 zu erkennen. Ändert das Eingangssignal x(t) seinen logischen Pegel innerhalb größerer Zeiträume, reagiert das Ausgangssignal v(t) auf jede Signalflanke mit einem Impuls definierter Zeitdauer. Schnelle Änderungen des Eingangssignales x(t) (Low- bzw. High-Impulse) erzeugen kein Ausgangssignal. ' »The following explanations are limited to FIG. 1. The delay elements 1 and the subsequent link 2 can be seen from the circuit. If the input signal x (t) changes its logic level within larger time periods, the output signal v (t) responds to each signal edge with a pulse of defined duration. Rapid changes in the input signal x (t) (low or high pulses) do not produce an output signal. '»
Claims (1)
Hierzu 2 Seiten Zeichnungen
a . · . 'Delayed, monostable multivibrator for generating a time-delayed output pulse defined duration on arrival of switching edges (LH or HL) with a minimum time interval of the input signal changes consisting of two delay elements and a subsequent combinatorics, characterized in that the delay times of the delay elements for the switching edges LH and HL are unequal and the delay elements are each driven either with the direct or with the inverted input signal and the following combinatorics, which is executed depending on the delay time ratio as NOR or AND.
For this 2 pages drawings
a. · , '
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD25312983A DD217948A1 (en) | 1983-07-18 | 1983-07-18 | DELAYED, MONOSTABLE TILT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD25312983A DD217948A1 (en) | 1983-07-18 | 1983-07-18 | DELAYED, MONOSTABLE TILT |
Publications (1)
Publication Number | Publication Date |
---|---|
DD217948A1 true DD217948A1 (en) | 1985-01-23 |
Family
ID=5549116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD25312983A DD217948A1 (en) | 1983-07-18 | 1983-07-18 | DELAYED, MONOSTABLE TILT |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD217948A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3531033A1 (en) * | 1985-08-30 | 1987-03-12 | Telefunken Electronic Gmbh | Monostable trigger circuit |
-
1983
- 1983-07-18 DD DD25312983A patent/DD217948A1/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3531033A1 (en) * | 1985-08-30 | 1987-03-12 | Telefunken Electronic Gmbh | Monostable trigger circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4207999A1 (en) | ADDRESS INPUT BUFFER DEVICE | |
DE69635767T2 (en) | CMOS DRIVER SWITCHING | |
DE1928431B2 (en) | Time control pulse generator | |
DE69918394T2 (en) | Limiting circuit for an analogue amplifier | |
EP0243634B1 (en) | Circuit arrangement for driving an ic unit by digital signals | |
DE19531195A1 (en) | Output buffer memory for noise reduction | |
DE1956485A1 (en) | Electronic frequency divider | |
DD217948A1 (en) | DELAYED, MONOSTABLE TILT | |
DE60036659T2 (en) | Circuit for the dynamic switching of a buffer threshold | |
EP0933874A1 (en) | Bus driver | |
DE2704756A1 (en) | DIGITAL-ANALOGUE CONVERTER | |
EP0905892B1 (en) | RS flipflop with enable inputs | |
DE4102519C2 (en) | Circuit arrangement for deriving a binary signal from an AC voltage | |
EP0093899B1 (en) | Circuit for matching test equipment with a test piece | |
DE3314655A1 (en) | CMOS BUFFER AMPLIFIER | |
DE3531599C2 (en) | ||
EP1014379B1 (en) | Integrated circuit with decoder element | |
EP0505415B1 (en) | Circuit for generating a timing pulse train | |
DE1537126C (en) | Ternary coding system | |
EP1187331A1 (en) | Delay element | |
DE2053744A1 (en) | Inverter circuit | |
DE2241349A1 (en) | CIRCUIT ARRANGEMENT FOR THE GENERATION OF EQUAL LONG PULSES DISPATCHED BY 180 DEGREES | |
DE2546872C3 (en) | Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements | |
EP2197110A1 (en) | Switch assembly for generating short electric impulses | |
EP1543618B1 (en) | Transistor circuit |