DE2546872C3 - Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements - Google Patents

Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements

Info

Publication number
DE2546872C3
DE2546872C3 DE19752546872 DE2546872A DE2546872C3 DE 2546872 C3 DE2546872 C3 DE 2546872C3 DE 19752546872 DE19752546872 DE 19752546872 DE 2546872 A DE2546872 A DE 2546872A DE 2546872 C3 DE2546872 C3 DE 2546872C3
Authority
DE
Germany
Prior art keywords
circuit arrangement
voltage
circuit
switch elements
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752546872
Other languages
German (de)
Other versions
DE2546872A1 (en
DE2546872B2 (en
Inventor
Juergen Dipl.-Phys. Dangel
Klaus Dipl.-Ing. Schlueter
Hans Dr.-Ing. Schuessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19752546872 priority Critical patent/DE2546872C3/en
Publication of DE2546872A1 publication Critical patent/DE2546872A1/en
Publication of DE2546872B2 publication Critical patent/DE2546872B2/en
Application granted granted Critical
Publication of DE2546872C3 publication Critical patent/DE2546872C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

auf einem Halbleiterchip um etwa die Hälfte verringert werden. Die für die Herstellung einer Verbindung bzw. für deren Auftrennung erforderliche Schaltzeit kann mit der erfindungsgemäßen Schaltungsanordnung um bis zu drei Größenordnungen gegenüber bisher eingesetzten "> Einrichtungen mit mechanischen Kontakten verringert werden. Weiterhin kann im Vergleich zu bisher bekannten Lösungen mit Halbleiterelementen eine wesentlich verbesserte Übersprechsicherheit insbesondere bei großen Ansteuerspannungen und Störspannungen erreicht werden.on a semiconductor chip can be reduced by about half. The time required for the preparation of a compound or for their separation switching time, with the inventive circuit arrangement can be reduced up to three orders of magnitude over previously used "> devices with mechanical contacts to. May further compared significantly improved crosstalk security to previously known solutions with semiconductor elements in particular can be achieved with high control voltages and interference voltages.

Die Erfindung wird nachfolgend unter bezug auf die Zeichnung näher erläutert F i g. 1 zeigt einen Ausschnitt eines Schaltbildes der erfindungsgemäßen Schaltungsanordnung, in dem lediglich ein einziges Schalterelement in Form eines MOS-Transistors Tl dargestellt ist, über dessen Source-Drain-Strecke ein Leitungsweg 11, 11' geführt ist, der je nach dem Schaltzustand des Schalterelements geschlossen oder unterbrochen ist. Der Schaltzustand des Schalterelements 7*1, also sein »Ein-Zustand« oder sein »Aus-Zustand«, w«rd von einer am Gate-Anschluß des Schalterelements angelegten Steuerspannung bestimmt Diese Steuerspannung wird von einer aus den Transistoren 7*2, 7*3 bestehenden Inverterschaltung /geliefert, deren Ausgang /4'mit dem Gate-Anschluß des Schaltertransistors Tl verbunden ist. Der Schaltzustand der Inverterschaltung andererseits wird von Ausgangssignalen einer Logikschaltung L beeinflußt, die an ihren Eingangsanschluß E' (Gate-Anschluß des Treibertransistors T3) angelegt sind, jo Erfindungsgemäß sind die Inverterschaltung I und die Logikschaltung L an eine erste höhere Betriebsspannung und eine weitere niedrigere Betriebsspannung m<t zur ersten Betriebsspannung entgegengesetzter Polarität angeschlossen, während die Leitungswege 11, 11' t5 angenähert auf Nullpotential liegen (U= =0V). Zumindest sollte jedoch ein Abstand von etwa 2 Volt gegen die in bezug auf Masse kleinere Betriebsspannung nicht unterschritten werden.The invention is explained in more detail below with reference to the drawing FIG. 1 shows a section of a circuit diagram of the circuit arrangement according to the invention in which only a single switch element is shown in the form of a MOS transistor Tl, over whose source-drain path a conduction path 11, 11 'is routed, which is closed depending on the switching state of the switch element or is interrupted. The switching state of the switch element 7 * 1, that is, its "on-state" or its "off-state", is determined by a control voltage applied to the gate terminal of the switch element * 3 existing inverter circuit / supplied, the output / 4 'of which is connected to the gate terminal of the switch transistor Tl. The switching state of the inverter circuit, on the other hand, is influenced by output signals from a logic circuit L , which are applied to its input terminal E ' (gate terminal of the driver transistor T3), according to the invention, the inverter circuit I and the logic circuit L are connected to a first higher operating voltage and a further lower operating voltage m <t connected to the first operating voltage of opposite polarity, while the conduction paths 11, 11 't5 are approximately at zero potential (U = = 0V). However, at least a distance of about 2 volts to the operating voltage, which is smaller in relation to ground, should not be undershot.

Zweckmäßig wird die erfindungsgemäße Schaltungsanordnung einmal in der gut beherrschbaren p-Kanal-Technik ausgeführt. Als erste höhere Betriebsspannung wird dann der Schaltungsanordnung eine Spannung von beispielsweise — 24 V zugeführt, während als weitere niedrigere Betriebsspannung mit zur ersten Betriebsspannung entgegengesetzten Polarität eine Spannung von +5V verwendet wird. Bekanntlich ist die letztgenannte Spannung die zur Versorgung von TTL-Schaltkreisen übliche Betriebsspannung, so daß sich bei entsprechender Auslegung der Logikschaltung L eine Kompatibilität zu diesen Schaltkreisen erreicht werden kann. Dies ist vorteilhaft, weil dann die den Schaltzustand der Inverterschaltung / bestimmende Logikschaltung L unmittelbar von Signalen mit TTL-Pegel ansteuerbar ist.The circuit arrangement according to the invention is expediently implemented once in the easily controllable p-channel technology. A voltage of -24 V, for example, is then fed to the circuit arrangement as the first higher operating voltage, while a voltage of + 5V is used as a further lower operating voltage with polarity opposite to the first operating voltage. As is well known, the last-mentioned voltage is the usual operating voltage for supplying TTL circuits, so that with a suitable design of the logic circuit L, compatibility with these circuits can be achieved. This is advantageous because the logic circuit L which determines the switching state of the inverter circuit / determining the logic circuit L can then be controlled directly by signals with a TTL level.

In vorteilhafter Weiterbildung ist eine Realisierung der Schaltungsanordnung in n-Kanal-Technologie verbunden mit dem weiteren Vorteil eines um den Faktor 2 bis 3 geringeren Flächenbedarfs für die Schalterelemente möglich. Als Betriebsspannungen sind dann eine «> kleine negative Spannung und eine größere positive Spannung vorzusehen.In an advantageous development, the circuit arrangement is implemented using n-channel technology with the further advantage of a factor of 2 to 3 less space required for the switch elements possible. The operating voltages are then a «> small negative voltage and a larger positive voltage Voltage to be provided.

Zweckmäßig wird die Inverterschaltung / aus einem Treibertransistor T3 vom Enhancement-Typ und einem Lasttransistor T2 vom Depletion-Typ gebildet. Dadurch kann die Gateelektrode des Schalterelements Tl mit dem vollen Spannungshub der höheren Betriebsspannung angesteuert werden. Bei Realisierung der erfindungsgemäßen Schaltungsanordnung in p-Kanal-Technologie wird der Ί reibet transistor mit der positiven Betriebsspannung und der Lasttransistor mit der negativen Betriebsspannung verbunden. Es ist ferner vorteilhaft, daß alle Treibertransistoren der Schaltungsanordnung mit der vorgenannten positiven Betriebsspannung verbunden sind, die gleichzeitig als Substratvorspannung für den Halbleiterkörper Verwendung finden kann. Im allgemeinen Fall muß die Substratvorspannung Usub betragsmäßig immer größer sein als die kleinere der beiden Betriebsspannungen und außerdem deren Polarität besitzen.The inverter circuit is expediently formed from a driver transistor T3 of the enhancement type and a load transistor T2 of the depletion type. As a result, the gate electrode of the switch element T1 can be controlled with the full voltage swing of the higher operating voltage. When the circuit arrangement according to the invention is implemented in p-channel technology, the Ί friction transistor is connected to the positive operating voltage and the load transistor is connected to the negative operating voltage. It is also advantageous that all driver transistors of the circuit arrangement are connected to the aforementioned positive operating voltage, which can be used at the same time as a substrate bias for the semiconductor body. In the general case, the amount of the substrate bias Usub must always be greater than the lower of the two operating voltages and must also have their polarity.

Mit der erfindungsgemäßen Anordnung ist es möglich, die Wechselspannungs-Aussteuerung des Schaltertransistors Tl im gesperrten Zustand so groß zu machen, daß für die kritische positive Halbwelle der angelegten Wechselspannung für den Schaltertransistor Aussteuerungswerte von bis zur Höhe der positiven Betriebsspannung vermehrt um die Schwellenspannung des Schaltertransistors Tl und vermindert um die Restspannung des Inverters / sicher gesperrt werden können. Bei einer solchen Dimensionierung kann sehr vorteilhaft ausgenutzt werden, daß der Widerstand eines Durchschaltetransistors im »Ein-Zustand« zwar sehr stark von der Wahl der Schwellenspannung dieses Transistors abhängt, während er nur sehr viel schwächer von der Substratvorspannung beeinflußt wird. Da sowohl Schwellenspannung als auch Substratvorspannung aber in gleicher Weise in die Übersteuerungseigenschaften eingehen, kann durch die Wahl einer niedrigen Schwellenspannung und einer hohen Substratvorspannung gleichzeitig ein niedriger Einschaltwiderstand und ein hoher Aussteuerungsbereich realisiert werden. Bei Anliegen der negativen Halbwelle der Ansteuerungsspannung ist die maximale Aussteuerung des Schaltertransistors Tl lediglich durch die Diodendurchbruchsspannung der Source- und Drain-Gebiete begrenzt.With the arrangement according to the invention, it is possible to control the alternating voltage To make switch transistor Tl in the blocked state so large that the critical positive half-wave applied AC voltage for the switch transistor level values of up to the level of the positive Operating voltage increased by the threshold voltage of the switch transistor Tl and reduced by the Residual voltage of the inverter / can be safely blocked. With such a dimensioning can be very the fact that the resistance of a switching transistor in the "on state" can be used to advantage depends very much on the choice of the threshold voltage of this transistor, while it is only much weaker is influenced by the substrate bias. Since both threshold voltage and substrate bias but in the same way can be included in the override properties by choosing a low threshold voltage and a high substrate bias at the same time a low on-resistance and a high dynamic range can be achieved. When the negative half-wave of the The control voltage is the maximum modulation of the switch transistor Tl only through the diode breakdown voltage the source and drain regions limited.

Bei einem Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einer positiven Betriebsspannung von +5 V und einem Schwellspannungswert des Lasttransistors T2 von + 3,5 V konnte der Schaltertransistor Tl mit einer Wechselspannung von 15 V Spitzen-Spitzen-Wert ausgesteuert werden, ehe ein merkbares Übersprechen auftrat.In one embodiment of the circuit arrangement according to the invention with a positive operating voltage of +5 V and a threshold voltage value of the load transistor T2 of + 3.5 V could Switch transistor Tl be controlled with an alternating voltage of 15 V peak-to-peak value before a noticeable crosstalk occurred.

Vorteilhaft wird bei der Herstellung der Lasttransistoren T2 der Inverterschaltung / ein Ionenimplantationsverfahren angewendet, wodurch auf einfache Weise die Einstellung eines bestimmten Werts der Schwellenspannung dieses Transistors ermöglicht wird.An ion implantation method is advantageous in the manufacture of the load transistors T2 of the inverter circuit / applied, which makes it easy to set a specific value of the Threshold voltage of this transistor is made possible.

Auch bei der Herstellung der Schalterelemente Tl selbst wird vorteilhaft ein Implantationsschritt angewandt; durch die damit relativ genau kontrollierbare Konzentration der Dotierungssubstanzen können auf einfache Weise für den Betrieb als Schalter günstige niedrige Werte der Schwellspannung und des Einschaltwiderstands erreicht werden.An implantation step is also advantageously used in the production of the switch elements T1 themselves; by the concentration of the doping substances, which can thus be controlled relatively precisely, can on simple way for operation as a switch low values of the threshold voltage and the switch-on resistance can be achieved.

F i g. 2 zeigt einen sich lediglich auf die Eingangsstufe mit den Transistoren T4, T5, T6 sowie die Ausgangsstufe mit den Transistoren TT, TS erstreckenden Ausschnitt aus einem Schaltbild der Logikschaltung L Zwischen Eingangsstufe und Ausgangsstufe sind an sich bekannte Schaltungen, wie beispielsweise Decodierungsschaltungen, Schaltungen zum Einschreiben bzw. Auslesen des Schaltzustandes der Schalterelemente Tl, RÜL'kmeldeschaltungen zu den Ausgängen Ri (Fig. 1) sowie Speicherschaltungen angeordnet. Diese Schaltungsteile werden zweckmäßig aus den in MOS-Tech-F i g. 2 shows an excerpt from a circuit diagram of the logic circuit L, which only extends to the input stage with the transistors T4, T5, T6 and the output stage with the transistors TT, TS.Between the input stage and the output stage, there are known circuits, such as decoding circuits, circuits for writing or reading out the switching state of the switch elements Tl, RÜL'kmeldeschaltungen to the outputs Ri (Fig. 1) and memory circuits are arranged. These circuit parts are expediently made from the

nologie leicht herstellbaren »NOR«-Gattern gebildet. Bei Nichtbeschaltung eines Eingangs Si der Logikschaltung L liegt bei vorbeschriebener Wahl der Betriebsspannungen der Eingang auf einem Potential von +5 V. Durch die dadurch erreichte Sperrung des Eingangsinverters 74, 75 durch die Wirkung des Depletionstransistors am Eingang 76 ist auf einfache Weise ein stabiler definierter Betriebszustand erreicht. Der Ausgangsinverter 77, 7"8 der Logikschaltung L wird so ausgelegt, daß die Ausgangsschaltschwelle am Ausgang A1 übereinstimmt mit der Eingangsschaltschwelle des Eingangs E'des Inverters /.»NOR« gates that are easy to manufacture in terms of technology. If an input Si of the logic circuit L is not connected, the input is at a potential of +5 V if the operating voltages are selected as described above achieved. The output inverter 77, 7 "8 of the logic circuit L is designed so that the output switching threshold at the output A 1 corresponds to the input switching threshold of the input E 'of the inverter /.

Zweckmäßig erhält die integrierte Schaltungsanordnung eine Matrixstruktur, bei der zumindest die Schalterelemente 71 in Kreuzungspunkten von Zeiien und Spalten angeordnet sind. Eine jeweils einem Schalterelement 71 zugeordnete Inverterschaltung I wird, um unnötige Schaltverzögerungen durch zu lange Leitungsführungen zu vermeiden, ebenfalls möglichst nahe an dem zugehörigen Schalterelement 71 angeordnet. Die Logikschaltung L selbst kann eine Vielzahl derartiger Inverterschaltungen /ansteuern. Dies wird in Fig. I durch eine größere Anzahl von Ausgängen A1 angedeutet.The integrated circuit arrangement expediently has a matrix structure in which at least the switch elements 71 are arranged at points of intersection of lines and columns. An inverter circuit I assigned to each switch element 71 is also arranged as close as possible to the associated switch element 71 in order to avoid unnecessary switching delays due to excessively long line routings. The logic circuit L itself can drive a large number of such inverter circuits. This is indicated in FIG. I by a larger number of outputs A 1 .

w Die erfindungsgemäße Schaltungsanordnung ist selbstverständlich auch zur Durchschaltung von erdsymmetrischen Leitungswegen geeignet Dazu sind in jedem Matrixpunkt zwei Schalterelemente 71 vorzusehen. w The inventive circuit arrangement is of course also suitable for switching through balance line paths by two switch elements are in each matrix point to provide 71st

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (11)

Patentansprüche:Patent claims: 1. integrierte Schaltungsanordnung mit MOS-Transistoren nur eines Leitfähigkeitstyps als Schalterelemente zur wahlweisen Verbindung oder Trennung von über die Source-Drain-Strecken der Schalterelemente geführten Leitungswegen, bei der der »Ein-Zustand« bzw. »Aus-Zustand« eines jeden Schalterelements von einer am Gate-Anschluß des Schalterelements angelegten Steuerspannung be- to stimmt ist, bei der Mittel zur Erzeugung dieser Steuerspannung vorgesehen sind, dadurch gekennzeichnet, daß der Gate-Anschluß eines jeden Schalterelements (Tl) mit dem Ausgang einer aus den Transistoren (T2, T3) bestehenden Inverterschaltung (I) verbunden ist, die ihrerseits eingangsseitig von einer Logikschaltung (L) ansteuerbar ist, wobei Inverterschaltung (I) und Logikschaltung (L) an eine erste höhere Betriebsspannung und eine weitere niedrigere Betriebsspannung mit zur ersten Betriebsspannung entgegengesetzter Polarität angeschlossen sind und die Leitungswege angenähert auf Nullpotential liegen.1. Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements for the optional connection or disconnection of conduction paths routed over the source-drain paths of the switch elements, in which the "on-state" or "off-state" of each switch element of a control voltage applied to the gate connection of the switch element is determined, in which means are provided for generating this control voltage, characterized in that the gate connection of each switch element (Tl) with the output of one of the transistors (T2, T3 ) existing inverter circuit (I) is connected, which in turn can be controlled on the input side by a logic circuit (L) , the inverter circuit (I) and logic circuit (L) being connected to a first higher operating voltage and a further lower operating voltage with opposite polarity to the first operating voltage and the conduction paths are approximately at zero potential. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungswege so vorgespannt sind, daß ihr Potential zwischen den beiden Betriebsspannungen liegt mit mindestens 2 Volt Abstand gegen die in bezug auf Masse kleinere Betriebsspannung.2. Circuit arrangement according to claim 1, characterized in that the conduction paths are so biased are that their potential between the two operating voltages is at least 2 volts Distance from the operating voltage, which is smaller in relation to mass. 3. Schaltungsanordnung nach Anspruch 1, dadurch w gekennzeichnet, daß sie in p-Kanal-Technologie hergestellt ist und daß als Betriebsspannungen eine große negative Spannung und eine kleinere positive Spannung mit vorzugsweise 5 V vorgesehen sind.3. Circuit arrangement according to claim 1, characterized in that w featured it in p-channel technology is established and that the operating voltages are a large negative voltage and a smaller positive voltage Voltage with preferably 5 V are provided. 4. Schaltungsanordnung nach Anspruch 1, dadurch t'> gekennzeichnet, daß sie in n-Kanal-Technologie hergestellt ist, und daß als Betriebsspannungen eine große positive Spannung und eine kleinere negative Spannung vorgesehen sind.4. Circuit arrangement according to claim 1, characterized in that it is in n-channel technology is established, and that the operating voltages are a large positive voltage and a smaller negative voltage Voltage are provided. 5. Schaltungsanordnung nach Anspruch 1, dadurch ·»< > gekennzeichnet, daß als Lasttransistor (7"2) der Inverterschaltung (I) ein Transistor vom Depletion-Typ (Verarmungstyp) vorgesehen ist.5. Circuit arrangement according to Claim 1, characterized in that a transistor of the depletion type is provided as the load transistor (7 "2) of the inverter circuit (I). 6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung (L) im wesentlichen aus »NOR«-Gattern besteht.6. Circuit arrangement according to claim 1, characterized in that the logic circuit (L) consists essentially of "NOR" gates. 7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest die Schalterelemente (T1) nach Art einer Matrix angeordnet sind.7. Circuit arrangement according to claim 1, characterized in that at least the switch elements ( T 1) are arranged in the manner of a matrix. 8. Schaltungsanordnung nach den Ansprüchen 1 und 7, dadurch gekennzeichnet, daß zur erdsymmetrischen Durchschaltung von je zwei Leitungswegen in jeder Matrixposition zwei Schalterelemente (7*1) vorgesehen sind.8. Circuit arrangement according to claims 1 and 7, characterized in that the symmetrical to earth Connection of two lines in each matrix position two switch elements (7 * 1) are provided. 9. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die zum Betrieb der integrierten Schaltung notwendige Substratvorspannung gleich der kleineren der beiden Betriebsspannungen gewählt ist.9. Circuit arrangement according to claim 1 and 2, characterized in that the operation of the integrated circuit necessary substrate bias equal to the lower of the two operating voltages is chosen. 10. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Logikschaltung (L) direkt durch TTL-Schaltungen ansteuerbar ist.10. Circuit arrangement according to claim 3, characterized in that the logic circuit (L) can be controlled directly by TTL circuits. 11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Eingangsstufe der Logikschaltung (L) aus einem Inverter mit den Transistoren (74, 7"5) und einem vorgeschaltetem Lasttransistor (Γ6) besteht.11. Circuit arrangement according to claim 10, characterized in that the input stage of the logic circuit (L) consists of an inverter with the transistors (74, 7 "5) and an upstream load transistor (Γ6). Die vorliegende Erfindung betrifft eine integrierte Schaltungsanordnung mit MOS-Transistoren, die als Schalterelemente für die Durchschaltung analoger und/oder digitaler Signale zum Beispiel in der Fernmeldetechnik oder Meß- und Regelungstechnik einsetzbar istThe present invention relates to an integrated circuit arrangement with MOS transistors, which as Switch elements for switching through analog and / or digital signals, for example in the Telecommunication technology or measurement and control technology can be used Als Ersatz mechanischer Schalter für die Durchschaltung von Signalwegen zur Übertragung analoger und/oder digitaler Signale, z. B. in der Fernmeldetechnik oder Meß- und Regeltechnik, sind bereits Schaltungsanordnungen mit diskreten Halbleiterbauelementen, wie Thyristoren und Triacs oder monolithisch integrierte Schaltungen in CMOS-Technologie angewendet worden, wenn es galt, einen großen Aussteuerungsbereich zu verarbeiten. Zur Herstellung von Vierschichthalbleiterbauelementen sind mehrere, mit engen Toleranzanforderungen durchzuführende Diffusionsschritte notwendig. Auch die CMOS-Technologie mit n- und p-leitenden Transistoren benötigt im Vergleich zur Herstellung von unipolaren integrierten Schaltkreisen etwa die doppelte Anzahl von Prozeßschritten. Zudem wird eine etwa um das Doppelte vergrößerte Chipfläche eingenommen.As a replacement for mechanical switches for connecting signal paths for the transmission of analogue signals and / or digital signals, e.g. B. in telecommunications or measurement and control technology, are already circuit arrangements with discrete semiconductor components, such as Thyristors and triacs or monolithic integrated circuits in CMOS technology have been used, when it was a matter of processing a large dynamic range. For the production of four-layer semiconductor components several diffusion steps are necessary that have to be carried out with tight tolerance requirements. The CMOS technology with n- and p-conducting transistors also requires compared to the Manufacture of unipolar integrated circuits about twice the number of process steps. In addition a chip area that is about twice as large is taken up. Mit bisher bekanntgewordenen integrierten Schaltern in einkanaliger MOS-Technologie konnte unerwünschtes Übersprechen beim Anliegen von größeren Aussteuerungsspannungen oder beim Auftreten von Störspannungsimpulsen auf den Signalwcgen nicht beherrscht werden.With previously known integrated switches in single-channel MOS technology, undesirable Crosstalk when higher control voltages are applied or when Interference voltage pulses on the signal paths cannot be controlled. Bisher vorgeschlagene Ersatzmittel zur Umgehung mechanischer Schalter bieten also entweder aufgrund ihrer Leistungsmerkmale oder aus wirtschaftlichen Gründen noch keine optimale Lösung.So far proposed substitute means for bypassing mechanical switches offer either due to their performance characteristics or for economic reasons not yet an optimal solution. Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung mit MOS-Transistoren zur Verwendung als Schalterelemente für die Durchschaltung analoger und/oder digitaler Signale anzugeben, mit der eine wesentliche Verringerung des Platzbedarfs und damit der Kosten unter gleichzeitiger Geschwindigkeitssteigerung der Schaltvorgänge unter Einhaltung aller bisher in der Fernmeldetechnik eingeführten Impedanz- und Ansteuerverhältnisse erreichbar ist. Dieses Problem wird bei einer integrierten Schaltungsanordnung mit MOS-Transistoren nur eines Leitfähigkeitstyps als Schalterelemente zur wahlweisen Verbindung oder Trennung von über die Source-Drain-Strecken der Schalterelemente geführten Leitungswegen, bei der der »Ein-Zustand« bzw. »Aus-Zustand« eines jeden Schalterelementes von einer am Gate-Anschluß des Schalterelementes angelegten Steuerspannung bestimmt ist, bei der Mittel zur Erzeugung dieser Steuerspannung vorgesehen sind, erfindungsgemäß dadurch gelöst, daß der Gate-Anschluß eines jeden Schalterelements mit dem Ausgang einer Inverterschaltung verbunden ist, die ihrerseits eingangsseitig von einer Logikschaltung ansteuerbar ist, wobei Inverterschaltung und Logikschaltung an eine erste höhere Betriebsspannung und an eine weitere niedrigere Betriebsspannung mit zur ersten Betriebsspannung entgegengesetzter Polarität angeschlossen sind und die Leitungswege annähernd auf Nullpotential liegen.The invention is based on the object of an integrated circuit arrangement with MOS transistors for use as switch elements for switching through analog and / or digital signals indicate with which a significant reduction in space requirements and thus costs while at the same time Increasing the speed of the switching operations while complying with everything previously in telecommunications technology Impedance and control conditions introduced can be achieved. This problem occurs with a built-in Circuit arrangement with MOS transistors of only one conductivity type as switch elements to choose from Connection or disconnection of conduction paths routed via the source-drain paths of the switch elements, in which the "on-state" or "off-state" of each switch element from one to the gate terminal of the switch element applied control voltage is determined in the means for generating this Control voltage are provided, according to the invention achieved in that the gate terminal of each Switch element is connected to the output of an inverter circuit, which in turn has the input side of a logic circuit is controllable, the inverter circuit and logic circuit to a first higher Operating voltage and to a further lower operating voltage with the first operating voltage opposite polarity are connected and the conduction paths are approximately at zero potential. Weitere vorteilhafte Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung und den Unteransprüchen hervor.Further advantageous features of the invention emerge from the following description and the subclaims emerged. Im Vergleich zu herkömmlichen Schaltungsanord*- nungen im komplementärer MOS-Technologie kann bei der erfindungsgemäßer. Schaltungsanordnung bei gleicher Anzahl der Schalterelemente der FlächenbedarfCompared to conventional circuit arrangement * - Openings in complementary MOS technology can be used in the inventive. Circuit arrangement with the same Number of switch elements of the space required
DE19752546872 1975-10-18 1975-10-18 Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements Expired DE2546872C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752546872 DE2546872C3 (en) 1975-10-18 1975-10-18 Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752546872 DE2546872C3 (en) 1975-10-18 1975-10-18 Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements

Publications (3)

Publication Number Publication Date
DE2546872A1 DE2546872A1 (en) 1977-04-21
DE2546872B2 DE2546872B2 (en) 1978-02-23
DE2546872C3 true DE2546872C3 (en) 1978-09-28

Family

ID=5959560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752546872 Expired DE2546872C3 (en) 1975-10-18 1975-10-18 Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements

Country Status (1)

Country Link
DE (1) DE2546872C3 (en)

Also Published As

Publication number Publication date
DE2546872A1 (en) 1977-04-21
DE2546872B2 (en) 1978-02-23

Similar Documents

Publication Publication Date Title
DE2411839C3 (en) Integrated field effect transistor circuit
DE69113399T2 (en) Integrated charge pump circuit with reduced substrate bias.
DE3340567A1 (en) VOLTAGE CONVERTER SWITCHING
DE3735948A1 (en) LEVEL CONVERTER SWITCHING
DE2544974A1 (en) ARRANGEMENT FOR REPRESENTING LOGICAL FUNCTIONS
DE2625007B2 (en) Address buffer circuit for semiconductor memories
DE2840578A1 (en) SCAN AMPLIFIER
DE2657948A1 (en) LOGIC CIRCUIT
DE2510604C2 (en) Integrated digital circuit
DE4135528A1 (en) TRISTATE DRIVER CIRCUIT
DE2514462C3 (en) Circuit arrangement for converting a voltage level
DE69206335T2 (en) Current mirror operated at low voltage.
DE2840892A1 (en) BUFFER CIRCUIT
DE2802595C2 (en) Circuit arrangement with field effect transistors for voltage level conversion
DE2904812C2 (en) Semiconductor memory device in MOS technology
DE10136798B4 (en) Input interface circuit for a semiconductor integrated circuit device
EP0292913A2 (en) Switch device built as an integrated circuit
DE2546872C3 (en) Integrated circuit arrangement with MOS transistors of only one conductivity type as switch elements
DE69025015T2 (en) Voltage level shift circuit
EP0753754A2 (en) Integrated comparator circuit
DE2165160C2 (en) CMOS circuit as an exclusive OR gate
DE1803175A1 (en) Flip flop
DE3713687A1 (en) INTEGRATED SEMICONDUCTOR CIRCUIT
DE2000666A1 (en) Clock generator
DE19841445C2 (en) Semiconductor circuit arrangement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: LICENTIA PATENT-VERWALTUNGS-GMBH, 6000 FRANKFURT,

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee