DD208253A1

DD208253A1 - CONNECTION UNIT WITH CONTRACTING CONTROL OF COLLECTOR LINES

Info

Publication number: DD208253A1
Application number: DD23503781A
Authority: DD
Inventors: Wolfgang Falkenberg
Original assignee: Wolfgang Falkenberg
Priority date: 1981-11-23
Filing date: 1981-11-23
Publication date: 1984-03-28

Abstract

Die Erfindung betrifft eine Anschlusseinheit mit Vergabesteuerung von Sammelleitungen, die Informationsleitungen und Steuerleitungen zur Kommunikation mit gleichartigen Anschlusseinheiten enthalten, in denen sich jeweils eine Steuerlogik befindet, der zwei Anpassschaltungen zugeordnet sind, wobei an d. eine Anspassschaltg. eine Mastersignalleitg. u. an d. andere Anpassschaltung eine Masteranforderungssignalleitung fuehren und von deren jeweiligen Ausgang eine Aktivitaetsleitung (BUSY) bzw. eine Anforderungsleitung (KRQ) an die Sammelleitungen gefuehrt sind. Es liegt die Aufgabe zugrunde, die Prioritaet auf einer Sammelleitung dezentral zu ermitteln und die jeweils hoeher priorisierte Anschlusseinheit als "Master" zu erklaeren. Die Erfindung ist dadurch gekennzeichnet, dass die Anschlusseinheit einen aktuellen Kode besitzendes Prioritaetsregister enthaelt, das ueber interne Prioritaetsleitungen sowohl ueber eine erste Anpassschaltung an d. Informationsleitungen angeschlossen ist als auch mit einer d. aktuellen Kode mit dem von den Informationsleitungen zugefuehrten Summenkode vergleichenden Prioritaetslogik verbunden ist. Die Prioritaetslogik steht ueber eine zweite Anpassschaltung mit den Informationsleitungen der Sammelleitungen in Verbindung. Die Steuerlogik ist mit der Prioritaetslogik und mit der ersten dem Prioritaetsregister zugeordneten Anpassschaltung leitungsmaessig verbunden.The invention relates to a connection unit with Vergabesteuerung manifolds containing information lines and control lines for communication with similar terminal units in each of which is a control logic associated with two matching circuits, wherein d. a fitting switchg. a Mastersignalleitg. u. on d. other matching circuit lead a master request signal line and from the respective output of a Aktivitaetsleitung (BUSY) or a request line (KRQ) are guided to the manifolds. It is the object of the decentralized to determine the priority on a bus and to declare each higher prioritized connection unit as a "master". The invention is characterized in that the connection unit contains a priority code possessing a current code, which via internal priority lines both via a first adaptation circuit to d. Information lines is connected as well as with a d. current code is connected to the supplied by the information lines sum code comparative priority logic. The priority logic is connected via a second matching circuit with the information lines of the manifolds. The control logic is conductively connected to the priority logic and to the first matching circuit associated with the priority register.

Description

235037 7235037 7

Anschlußeinheit mit Vergäbesteuerung von SammelleitungenConnection unit with Vergäbsteuerung of manifolds

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine Anschlußeinheit mit Vergabesteuerung von Sammelleitungen, die Informationsleitungen und Steuerleitungen zur Kommunikation mit gleichartigen Anschlußeinheiten enthalten. Die Anschlußeinheit enthält eine Steuerlogik mit zwei zugeordneten Anpaßschaltungen, an die eine Mastersignalleitung bzw, eine Masteranforderungssignalleitung führt und von deren Ausgang jeweils eine Aktivitätsleitung bzw. eine Anforderungsleitung an die Sammelleitungen geleitet sind,, Damit ist es möglich, in gekoppelten Mehrrechnersystemen die Kommunikation zwischen mindestens zwei über Anschlußeinheiten an die Sammelleitungen gekoppelten Rechnern durchzuführen»The invention relates to a terminal unit with Vergabesteuerung of manifolds containing information lines and control lines for communication with similar terminal units. The terminal unit contains a control logic with two associated matching circuits to which a master signal line or, a master request signal line leads and whose output in each case an activity line or a request line are routed to the manifolds, Thus it is possible in coupled multi-computer systems communication between at least two to perform connections to the manifolds via connection units »

Charakteristik der bekarinten technischen Lösungen Es ist bekannt, die Vergabe von Sammelleitungen nach einer sequentiellen oder" parallelen Erfassung der Forderung ein- oder mehrphasig £U organisieren} wobei positionsabhängige, positionsunabhängige uiid programmierbare Prioritätsvorgaben möglich sind,Characteristics of known technical solutions It is known to organize the allocation of bus lines after a sequential or "parallel recording of the requirement single or multi-phase wobei U whereby position-dependent, position-independent uiid programmable priority specifications are possible,

Es löi eiii Multibus (ßobergj R* I "Proposed Microcomputer System 796 Bub Standard", Computer 13 (1980)10, S* 89 - 1ü5) bekannt, der aus getrennten Adreßleitungen, Datenleitungen und Steuerleitungen besteht. Die Busverwaltung erfolgt mit Hilfe getrennter Signalleitungen (buspriority in - BPRN; buspriority out - BPRO), die bereits eine serielle Prioritätskette (Daisy Chain-Prinzip) ermöglicht .It discloses a multi-bus (Bobergj R * I "Proposed Microcomputer System 796 Bub Standard", Computer 13 (1980) 10, S * 89-1) which consists of separate address lines, data lines and control lines. The bus management takes place by means of separate signal lines (bus priority in-BPRN, bus priority out-BPRO), which already enables a serial priority chain (daisy-chain principle).

- 2 - £όου j / /- 2 - £ όου j / /

Im Gegensatz zu den anderen Busleitungen, die parallel an jedem Steckkontakt liegen, sind die Leitungen BPRN und BPRO individuell für jeden Steckplatz getrennt vorhanden. Durch die zusätzliche Verdrahtung zwischen BPRO und BPRN wird die Prioritätskette zusammengestellt. Nach erfolgter Verdrahtung liegt eine feste Zuordnung von Steckplatz und Prioritätsniveau vor. Die vorgesehenen Steckplätze müssen unbedingt alle belegt sein.Unlike the other bus lines that are parallel to each plug contact, the BPRN and BPRO lines are available separately for each slot. The additional wiring between BPRO and BPRN assembles the priority chain. After wiring, there is a fixed allocation of slot and priority level. The slots provided must necessarily all be occupied.

Eine parallele Prioritätsanordnung ist durch entsprechende Verschaltung und durch Vorhandensein eines zentralen Verwalters (Arbitrage) möglich und beschleunigt die Prioritätsermittlung und Zuteilung. Ein Nachteil ist es, daß durch die zusätzliche zentral angeordnete Verwaltung und die erforderlichen Stichleitungen BPRN, BPRO die Verbindungstechnologie ungünstig beeinflußt wird. Es ist weiterhin der S 100 - BUS(KeIIs, A; Elmquist u.a. "Standard Specification for S 100 - BUS, Interface Devices", Computer, 7/1979) bekannt, bei dem die Steuerung der Busvergabe bei Multi-Prozessorsystemen ein gesonderter Prozessormodul übernimmt, der als "permanenter" Master zentral den Bus verwaltet. Von ihm können maximal sechzehn Prozessormodulh eine Buszuordnung erhaltene Dazu wird ö.üf einen vier Bit breiten zusätzlichen Prioritätsbus vom anfordernden Prozessormodul eine Prioritätskennaahl gegeben und eine weitere Sammelleitung HOLD aktiviert. Diese Anforderung wird vom "permanenten" Master über eine weitere Sammelleitung HLDA (Mold Acknowledge) quittiert.A parallel priority arrangement is possible by appropriate interconnection and by the presence of a central administrator (arbitrage) and speeds up the priority determination and allocation. A disadvantage is that the additional centralized management and the necessary spur lines BPRN, BPRO the connection technology is adversely affected. It is also the S 100 - BUS (KeIIs, A; Elmquist, inter alia, "Standard Specification for S 100 - BUS, Interface Devices", Computer, 7/1979) known in which the control of bus allocation in multi-processor systems takes over a separate processor module who manages the bus centrally as a "permanent" master. From this, a maximum of sixteen processor modules can receive a bus allocation. To this end, a priority-key number is given by the requesting processor module to a four-bit-wide additional priority bus and a further bus line HOLD is activated. This request is acknowledged by the "permanent" master via another HLDA (Mold Acknowledge) bus.

Üie iürttiittlung des prioritätshöchsten Prozessormodul erfolgt dezeniralj indem jeder Prozessormodul seine Prioritätskennzahl mit dem auf dem Prioritätsbus bitweise geodert anliegenden Prioritätskennäählefl der anderen Prözessormodule vergleicht» Der dezentralisiefii Vergleich erfolgt mit dem werthööhsten Bi-fej bei Abweichung nimmt der Prozessormodul die folgenden niederwertigeren Stelieii seiner Prioritätskennzahl sowie das HOLD-Signal zurück und wird in diesem Zyklus der Busvergabe nicht berücksichtigt. Übrig bleibt der Prozessormodul mit der höchsten Priorität. Entsprechend dem geschilderten Ablauf besitzt der S 100 - BUS eine einphasige Busvergab esteuerung mit paralleler Forderungserfassung und Modulpriorität.The processor priority module compares its priority ratio with the priority code of the other processor modules bit by bit. The decentralized comparison is performed with the highest value bi-fej. If the deviation is different, the processor module takes the following lower value of its priority code and the HOLD Signal and is not taken into account in this bus assignment cycle. This leaves the processor module with the highest priority. According to the described procedure, the S 100 - BUS has a single-phase bus allocation control with parallel claim collection and module priority.

235037 7235037 7

Das S 100-BUS-Verfahren zur Busvergabesteuerung ermöglicht ebenfalls eine parallele Leitungsführung, erfordert jedoch den gesonderten Prioritätsbus (4 Leitungen) und den zentralen Arbiter (permanenter Master).The S 100 bus routing control also allows parallel routing, but requires the separate priority bus (4 lines) and the central arbiter (permanent master).

Ziel der ErfindungObject of the invention

Es ist das Ziel der Erfindung, den verbindungstechnologischen Aufwand zu verringern, d.h., es wird weder ein zentraler Bearbeiter (Arbiter) noch eine unterbrochene Leitungskette (Daisy-Chain) benötigt.It is the object of the invention to reduce the connection overhead, that is, neither a central processor (arbiter) nor a broken daisy chain is needed.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Anschlußeinheit mit Vergabesteuerung von Sammelleitungen anzugeben, um die Priorität auf einer für die Kommunikation von mehreren parallel angeschlossenen Anschlußeinheiten vorgesehenen Sammelleitung dezentral zu ermitteln und die jeweils höher priorisierte Anschlußeinheit als "Master" zu erklären.The invention has for its object to provide a terminal unit with Vergabesteuerung of manifolds to decentralize the priority on a provided for the communication of several parallel terminal units and to declare the higher priority terminal unit as a "master".

Die erfindungsgemäße Anschlußeinheit mit Vergabesteuerung von Sammelleitungen ist an gemeinsame Sammelleitungen in Form einer Sammelschiene angeschlossen. Die Sammelleitungen enthalten Informationsleitungen und Steuerleitungen, auf denen gleichartige Anschlußeinheiten miteinander kommunizieren. Jede der Anschlußeinheiten besitzt eine Steuerlogik und zwei der Steuerlogik zugeordnete Anpaßschaltungen, an die jeweils eine Mastersignalleitung bzw. eine Masteranforderungsleitung führt.The terminal unit according to the invention with Vergabesteuerung of manifolds is connected to common manifolds in the form of a busbar. The bus lines contain information lines and control lines on which similar terminal units communicate with each other. Each of the terminal units has a control logic and two matching circuits associated with the control logic, to each of which a master signal line or a master request line leads.

Erfindungsgemäß enthält die Anschlußeinheit ein einen aktuellen Kode besitzendes Prioritätsregister, das über interne Prioritätsleitungen sowohl über eine interne erste Anpaßschaltung an die Informationsleitungen angeschlossen ist als auch mit einer den aktuellen Kode mit dem von den Informationsleitungen zugeführten Summenkode vergleichenden Prioritätslogik verbunden ist«, Die Prioritätslogik steht über die zweite Anpaßschaltung mit den Informationsleitungen der Sammelleitungen in Verbindung.According to the invention, the terminal unit contains a priority register having a current code, which is connected to the information lines via internal priority lines both via an internal first matching circuit and connected to a priority logic which compares the current code with the sum code supplied by the information lines. The priority logic is over the second matching circuit communicates with the information lines of the bus lines.

Erfindungsgemäß ist die Steuerlogik mit der Prioritätslogik undAccording to the invention, the control logic with the priority logic and

235037 7235037 7

mit der ersten dem Prioritätsregister zugeordneten Anpaßschaltung leitungsmäßig verbunden.connected in line with the first matching register associated with the priority register.

Von den jeweiligen Ausgängen der der Steuerlogik zugeordneten Anpaßschaltungen sind von der dritten Anpaßschaltung die Aktivitätsleitung (BUSY) und von der vierten Anpaßschaltung die Anforderungsleitung (KRQ) an die Sammelleitungen geleitet.Of the respective outputs of the control logic associated with matching circuits of the third matching circuit, the activity line (BUSY) and of the fourth matching circuit, the request line (KRQ) are directed to the manifolds.

Neben der bei Sammelleitungen üblichen Aktivitätsleitung (BUSY) ist somit die Anforderungsleitung (KRQ) vorgesehen, die von allen beteiligten Anschlußeinheiten belegt werden kann und zwar nur, wenn die Aktivitätsleitung (BUSY) den "Freizustand" der Sammelleitungen angibt und ein Zugriff, d.h., eine "Masterschaft" von den jeweiligen Anschlußeinheiten gewünscht wird, so daß, nachdem die Anforderungsleitung (KRQ) aktiviert wurde, keine weiteren Masteranforderungssignale (MRQ) zugelassen werden und alle die Anforderungsleitungen (KRQ) aktivierenden Anschlußeinheiten auf die zu diesem Zeitpunkt ohnehin nicht für die Informationsübertragung benutzten Informationsleitungen einen Prioritätskode aussenden, der von allen die Anforderungsleitung (KRQ) belegenden Anschlußeinheiten ausgewertet und in einer Prioritätslogik mit dem eigenen Prioritätsniveau verglichen wird. Somit ist es möglich, dezentral den aktuellen "Master" festzulegen, der dann die Aktivitätsleitung (BUSY) aktiviert» worauf alle Anschlußeinheiten den Prioritätskode zurücknehmen und die Ailforderutigöleitung (KRQ) freigeben ο Die eigentliche Kommunikation über die Sammelleitungen kann beginnen. Detaillierter bedeutet dies, daß bei Bedarf nach Zugriff auf die Sammelleitungen abgewartet wird, bis die Aktivität sleitung (BUSY) frei und die Anforderungsleitung (KRQ) noch nicht belegt ist. In diesem Fall wird von der Steuerlogik mit dem Masteranforderungssignal (MRQ) die Ausgabe des eigenen Prioritätskodes vom Prioritätsregister über die erste Anpaßschaltung auf die Informationsleitungen der Sammelleitungen veranlaßt und ebenfalls mit dem Masteranforderungssignal (MRQ) die Anforderungsleitung (KRQ) aktiviert. Ist dieser Vorgang bis zur Aktivierung der Anforderungsleitung (KRQ) von mehreren Anschlußeinheiten ausgeführt worden, so steht von da an über die Informationsleitungen an allenIn addition to the usual with manifolds activity line (BUSY) thus the request line (KRQ) is provided, which can be occupied by all participating terminal units and only if the activity line (BUSY) indicates the "idle" of the buses and an access, ie, a "Mastership" is desired from the respective terminal units, so that after the request line (KRQ) has been activated, no further master request signals (MRQ) are allowed and all the request line (KRQ) activating terminal units to those at that time anyway not used for information transmission Information lines send out a priority code, which is evaluated by all the request line (KRQ) occupying terminal units and compared in a priority logic with its own priority level. Thus, it is possible to decentralize the current "master", which then activates the activity line (BUSY) »whereupon all terminal units take back the priority code and enable the Ailforderutigorkleitung (KRQ) ο The actual communication over the buses can begin. In more detail, this means that if necessary, access to the bus lines is waited until the activity line (BUSY) is clear and the request line (KRQ) is not yet occupied. In this case, the control logic with the master request signal (MRQ) causes the output of the own priority code from the priority register via the first matching circuit on the information lines of the buses and also with the master request signal (MRQ) the request line (KRQ) is activated. If this process has been carried out by several terminal units until the activation of the request line (KRQ), then the information lines at all are from then on

235037 7235037 7

Anschlußeinheiten ein Prioritätskode-Mix zur Auswertung bereit. Die Auswertung erfolgt ab Aktivierung der Anforderungsleitung (KRQ) dezentral in allen Anschlußeinheiten, die selbst eine Anforderung stellen konnten. Dazu wird von der Prioritätslogik jeweils der über die zweite Anpaßschaltung von den Informationsleitungen anliegende Prioritätskode-Mix mit dem Inhalt des eigenen Prioritätsregisters verglichen und die eigene Stellung im Gesamtsystem bestimmt. Liegen höher priorisierte Anforderungen vor, so wird die eigene Anforderung zurückgestellt, das Masteranforderungssignal (MRQ) negiert und keine weiteren Aktivitäten bezüglich des Zugriffs zu den Sammelleitungen gestartet, bis diese erneut freigegeben werden. Liegen keine höher priorisierten Anforderungen vor, so wird von der Prioritätslogik die Anschlußeinheit zum "Master" erklärt und das Mastersignal (M) aktiviert, das seinerseits eine Aktivierung der Aktivitätsleitung (BUSY) veranlaßt und damit allen Anschlußeinheiten die Belegung der Sammelleitungen anzeigt. Zugleich wird ebenfalls das Mastersignal (M) negiert, der Prioritätskode über die erste Anpaßschaltung und die Aiiforderung über die vierte Jblpaßschaltung abgeschaltet. "· " ''Connection units a priority code mix ready for evaluation. The evaluation takes place from the activation of the request line (KRQ) decentralized in all connection units, which were able to make a request themselves. For this purpose, the priority logic mix compares the priority code mix applied to the information lines with the content of the own priority register via the second matching circuit and determines its own position in the overall system. If there are higher prioritized requests, then the own request is reset, the master request signal (MRQ) is negated and no further activities regarding the access to the bus lines are started until they are released again. If there are no higher prioritized requirements, the priority logic declares the terminal unit as the "master" and activates the master signal (M), which in turn initiates activation of the activity line (BUSY) and thus indicates to all terminal units the occupancy of the bus lines. At the same time also the master signal (M) is negated, the priority code via the first matching circuit and the Aiifforderung via the fourth Jblpaßschaltung off. "·" ''

Ausführungsbeispielembodiment

Die Erfindung wird anhand der Zeichnungen näher erläutert» Es BeigemThe invention is explained in more detail with reference to the drawings. Es Beigem

I¹JLgIi \\ Aliöchlußeinheit mit Vergäbesteuerung von Sämmellei-. tüngenI ¹ JLgIi \\ Aliöchlußeinheit with Vergäbsteuerung of Sämmellei-. Tuengen

Fig. 2; ZeitdiagrammeFig. 2; time charts

Fig« 1 zeigt die Anschlußeinheit 1 mit Vergabesteuerung von Sammelleitungen. Die Sammelleitungen 2 werden parallel geführt und enthalten neben den Informationsleitungen 3 und Steuerleitungen eine Aktivitätsleitung 4 (BUSY) und eine Anforderungsleitung 5 (KRQ)*Fig. 1 shows the terminal unit 1 with Vergabesteuerung of manifolds. The bus lines 2 are routed in parallel and contain, in addition to the information lines 3 and control lines, an activity line 4 (BUSY) and a request line 5 (KRQ) *

Die dargestellte erfindungsgemäße Anschlußeinheit 1 besteht imThe illustrated connection unit 1 according to the invention consists in

235037 7235037 7

wesentlichen aus der in ihrer Arbeitsweise an sich als bekannt vorausgesetzten, aber für die Erfindung notwendigen Prioritätslogik 6, dem Prioritätsregister 7 und der Steuerlogik 8„ Die Anschlußeinheit 1 ist mit den Sammelleitungen 2 über die vier Anpaßschaltungen 9 bis 12 verbunden, die vorrangig Treiberfunktionen übernehmen. Das Prioritätsregister 7, das einen aktuellen Kode besitzt, ist über die internen Prioritätsleitungen 13 sowohl über die erste Anpaßschaltung 9 an die Informationsleitungen 3 angeschlossen als auch mit der den aktuellen Kode mit dem von den Informationsleitungen 3 zugeführten Summenkode vergleichenden Prioritätslogik 6 verbunden. Die Prioritätslogik 6 steht über die zweite Anpaßschaltung 10 mit den Informationsleitungen 3 der Sammelleitungen 2 in Verbindung,, Die Steuerlogik 8 ist mit der Prioritätslogik 6, der ersten, dritten und vierten Anpaßschaltung 9» 11 und 12 und über die vierte Anpaßschaltung 12 mit der Anforderungsleitung 5 (KRQ) und über die dritte Aiipaßsehaltung 11 mit der Aktiviia-fesleitung 4 (BUSY) verbunden.essential from the in their operation per se assumed to be known, but necessary for the invention priority logic 6, the priority register 7 and the control logic 8 "The terminal unit 1 is connected to the bus lines 2 via the four matching circuits 9 to 12, which take priority driver functions. The priority register 7, which has a current code, is connected via the internal priority lines 13 both via the first matching circuit 9 to the information lines 3 and connected to the current code with the supplied from the information lines 3 sum code priority logic 6. The priority logic 6 is connected via the second matching circuit 10 with the information lines 3 of the manifolds 2 in conjunction, the control logic 8 is the priority logic 6, the first, third and fourth matching circuit 9 11 and 12 and the fourth matching circuit 12 with the request line 5 (KRQ) and via the third Aiipaßsehaltung 11 with the Aktiviia-lead 4 (BUSY) connected.

Besteht der¹ Bedarf nach Zugriff auf die Sammelleitungen 2, wird abgewartet} bis die Aktivitätsieitüng 4 (BUSY) frei und die Anforderungslfeituhg 5 (KRQ) noch nicht belegt ist. In diesem Pail wird von der Steuerungslogik 8 mit dem Masteranforderungssignal MRQ die Ausgabe des eigenen Prioritätskodes vom Prioritätsregister 7 übfer die erste Anpaßschaltung 9, die als Dekoder ausgebildei ist _t auf die lüformationsleitungen 3 der Sammelleitungen veranlaßt und ebenfalls mit dem Masteranforderungsaignal MRQ die Anforderungsleitung 5 (KRQ) aktiviert. Ist dieser Vorgang bis zur Aktivierung der Anforderungsleitung 5 (KRQ) von mehreren Anschlußeinheiten ausgeführt worden, so steht von da an über die Informationsleitungen 3 an äLlen Anschlußeinheiten ein Prioritätskode-Mix zur Auswertung bereit. Die Auswertung erfolgt ab Aktivierung der Anforderungsleitung 5 (KRQ) dezentral in allen Anschlußeinheiten, die selbst eine Anforderung stellen konnten. Dazu wird von der Prioritätslogik 6 jeweils der über die zweite Anpaßschaltung 10 von den Informationsleitungen 3 anliegende Prioritätskode-Mix mit dem Inhalt des eigenen Prioritätsregisters 7 verglichen und die ¹ consists of the need for access to the manifolds 2, is awaited until the Aktivitätsieitüng} 4 (BUSY) and the free Anforderungslfeituhg 5 (KRQ) not yet assigned. In this Pail is from the control logic 8 with the master request signal MRQ the output of the own priority code from the priority register 7 übfer the first matching circuit 9, which is ausgebildei formed as _t on the lüformationsleitungen 3 of the manifolds and also with the master request signal MRQ the request line 5 (KRQ ) is activated. If this process has been carried out by several terminal units until activation of the request line 5 (KRQ), a priority code mix is ready for evaluation via the information lines 3 at all terminal units. The evaluation takes place starting from activation of the requirement line 5 (KRQ) decentralized in all connection units, which could make themselves a request. For this purpose, the priority logic 6 compares in each case the priority code mix applied to the information lines 3 via the second matching circuit 10 with the content of the own priority register 7, and the

23 503 7 723 503 7 7

eigene Stellung im Gesamtsystem bestimmt. Liegen höher priorisierte Anforderungen vor, so wird die eigene Anforderung zurückgestellt, das Masteranforderungssignal MRQ negiert und keine weiteren Aktivitäten bezüglich des Zugriffs zu den Sammelleitungen 2 gestartet, bis diese erneut freigegeben werden. Liegen keine hoher priorisierten Anforderungen vor, so wird von der Prioritätslogik 6 die Anschlußeinheit 1 zum "Master" erklärt und das Mastersignal M aktiviert, das seinerseits eine Aktivierung der Aktivitätsleitung 4 (BUSY) veranlaßt und damit allen Anschlußeinheiten die Belegung der Sammelleitungen 2 anzeigt. Zugleich wird ebenfalls das Mastersignal M negiert, der Prioritätskode über die erste Anpaßschaltung 9 und die Anforderung über die vierte Anpaßschaltung 12 abgeschaltet.own position in the overall system. If higher prioritized requirements are present, then the own request is reset, the master request signal MRQ is negated and no further activities regarding the access to the bus lines 2 are started until these are released again. If there are no high prioritized requirements, the priority unit 6 declares the terminal unit 1 "master" and activates the master signal M, which in turn initiates activation of the activity line 4 (BUSY) and thus indicates to all terminal units the occupancy of the bus lines 2. At the same time also the master signal M is negated, the priority code via the first matching circuit 9 and the request via the fourth matching circuit 12 is turned off.

Nach Figo 1 wird als erste Anpaßschaltung 9 ein Dekoder verwendet, der im 1 aus η Kode nur eine Leitung auf den Informationsleitungen 3 aktiviert. Dies läßt ein einfaches und übersichtliches Prioritätskode-Mix zu, aber auch andere Anpassungen sind möglich. Voraussetzung für ein störungsfreies Arbeiten ist es, daß nie gleiche Prioritätsniveaus zur gleichen Zeit verwendet werden.According to FIG. 1, the first matching circuit 9 used is a decoder which activates only one line on the information lines 3 in FIG. 1 from the η code. This allows a simple and clear priority code mix, but other adjustments are possible. The prerequisite for trouble-free working is that never equal priority levels are used at the same time.

Mit Hilfe des Zeitdiagramms in Fig. 2 soll nachfolgend der prinzipielle Ablauf der Vergabe der Sammelleitungen dargestellt werden. Nach Beendigung eines vorherigen Arbeitszyklus wird die Aktivitätsleitung 4 (BUSY) freigegeben. Liegen zu diesem Zeitpunkt mehrere Anforderungen vor, so können die entsprechenden Anschlußeinheiten die Anforderungsleitung 5 (KRQ) im Anforderungszeitint ervall A belegen. Von da ab werden keine weiteren Anforderungen berücksichtigt. Zugleich mit der Aktivierung der Anforderungsleitung 5 (KRQ) legen die entsprechenden Anschlußeinheiten auf die Informationsbündel 3 ihren individuellen Prioritätskode, der im Erkennungszeitintervall B (KRÖ · BUSY) dezentral in den entsprechenden Anschlußeinheiten von der Prioritätslogik 6 mit dem jeweils eigenen Prioritätsniveau verglichen wird. Im Ergebnis dessen wird der aktuelle "Master" festgelegt. Der aktuelle Master übernimmt die Herrschaft über die Sammelleitungen 2 mit der Aktivierung der Aktivitätsleitung 4With the aid of the time diagram in FIG. 2, the basic sequence of the assignment of the collecting lines will be illustrated below. After completion of a previous cycle, the activity line 4 (BUSY) is released. If there are several requirements at this time, the corresponding connection units can occupy the request line 5 (KRQ) in the request time interval A. From then on, no further requirements are taken into account. At the same time as the request line 5 (KRQ) is activated, the corresponding terminal units apply their individual priority code to the information bundle 3, which is compared decentrally in the corresponding terminal units of the priority logic 6 with its own priority level in the recognition time interval B (KRÖ * BUSY). As a result, the current "master" is set. The current master takes over the control over the collecting lines 2 with the activation of the activity line 4

235037 7235037 7

(BUSY), womit alle angeschlossenen Anschlußeinheiten aufgefordert werden, die Anforderungsleitung 5 (KRQ) freizugeben, ßrst danach sind entsprechend des Zeitintervalls C für die Sammelleitungsvergabe (KRQ · BUSY) erneut Arbeitszyklen möglich»(BUSY), whereby all connected terminal units are requested to release the request line 5 (KRQ), and then, according to the time interval C for the collective line allocation (KRQ · BUSY), work cycles are possible again »

Claims

23 503 7 7

invention claim

Connection unit with Vergabesteuerung of buses that contain information lines and control lines for communication with similar terminal units in each of which is a control logic associated with two matching circuits, to which a matching circuit a master signal line and the other matching circuit lead a master request signal line and their respective Output, an activity line (BUSY) or a request line (KRQ) are led to the buses, characterized in that the terminal unit (1) has a current code owning priority register (7) via internal priority lines (13) via both a first Matching circuit (9) is connected to the information lines (3) and connected to a current code with the supplied from the information lines (3) sum code priority logic (6), which via a second matching circuit (10 ) is connected to the information lines (3) of the bus lines (2) and in that the control logic (8) with the priority logic (6) and with the first priority register (7) associated matching circuit (9) is connected in line.

- For this 1 sheet drawings -