DD205310A1 - Schutzschaltungsanordnung zum selbsttaetigen abschalten bei ueberstrom in schaltnetzteilen - Google Patents

Abstract

Die Erfindung beinhaltet eine Schaltungsanordnung zum selbsttaetigen Abschalten bei Ueberstrom in Schaltnetzteilen und bezieht sich auf das Gebiet der Elektrotechnik/Elektronik. Ziel der Erfindung ist es, im Falle des Auftretens von Kurzschluessen und Ueberlastungen den sicheren Schutz eines Schaltnetzteiles und der daran angeschlossenen Baugruppen bei einer minimalen Anzahl von Betriebsunterbrechungen zu gewaehrleisten. Die Erfindung hat die Aufgabe, eine Schaltungsanordnung zum selbsttaetigen Abschalten bei Ueberstrom in Schaltnetzteilen mit Hilfe eines Fehlersignals zu schaffen. Das Wesen der Erfindung besteht darin, dass zur Erzeugung eines Fehlersignales der Ausgang der Saettigungsschutzeinheit(SSE) direkt und der Ausgang der Reglereinheit (REA) ueber eine Verzoegerungseinheit (VZE) auf die beiden Eingaenge eines NAND-Gatters (NG) gefuehrt sind. Das NAND-Gatter besitzt einen Open-collektor-Ausgang, ueber den eine wechselseitige Verbindung zu einer Eingangspegelreduziereinheit (EPR) vorhanden ist, die eingangsseitig an einer Hilfsgleichspannung (HGS) und ausgangsseitig an einen Eingang der Reglereinheit liegt. Die Erfindung ist besonders fuer den Einsatz in Schaltnetzteilen geeignet.

Description

239 3 95 7

Titel der Erfindung

Schutzschaltungsanordnung zum selbsttätigen Abschalten bei Überstrom in Schaltnetzteilen

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf das Gebiet der Elektrotechnik/Elektronik und ihre Anwendung ist in Schaltnetzteilen für elektronische Geräte möglich und zweckmäßig.

Charakteristik der bekannten technischen Lösungen

Bei Schaltnetzteilen ist es notwendig, aus einer vorgegebennen Netzspannung eine oder mehrere in bestimmten Toleranzen gewünschte Ausgangsspannungen zum Betreiben von Lasten zu erzeugen. Bekannte nach dem.Durchflußwandler-Prinzip arbeitende Schaltnetzteile bestehen grundsätzlich aus einem Reglerbaustein, der eine Impulsfolge konstanter Frequenz zum Ansteuern eines ausgangsseitig über eine Treiberstufe angeschlossenen Schalttransistors liefert. Mit Hilfe dieses

2a.APR1982*QQß3O3

239395 7

Schalttransistors gelangt die gleichgerichtete Netzspannung an die Primärwicklung eines Übertragers, dessen Übersetzungsverhältnis zusammen mit dem Tastverhältnis der Impulsfolge des Reglers die Größe der Ausgangsspannungen des Schaltnetzteiles bestimmen. Abweichungen von der geforderten Ausgangsspannung werden durch eine ständige Rückkopplung mit dem Regler verhindert. Besonders gefährdet in diesen Schaltnetzteilen ist während des Betriebes der Schalttransitor, wobei durch bekannte schaltungstechnische Maßnahmen, z. B. einer Sättigungsschutzeinheit des Übertragers und der Entsättigungserkennungseinheit des Leistungsschalttransistors beim Abweichen von den festgelegten Parametern ein Abschalten des Schalttransistors bzw. ein Unterbrechen der Impulsfolge am Ausgang des Reglers erfolgen.

Aus der DE-OS 21 55 227; G 05 F 1/58; ist eine Anordnung zur Kurzschlußstrombegrenzung bekannt, die der Begrenzung des eingangsseitig aufgenommenen Stromes bei einem ausgangsseitigen Kurzschluß oder bei einer Überlast dient.

In dieser Anordnung wird bei einem Ansteigen des Laststroms auf einem festgelegten Höchstwert durch eine Stromüberwachungsschaltung ein Zeitglied betätigt, das zur Aufrechterhaltung des Schaltbetriebes der Spannungsregelschaltung dem Regler mit einer zusätzlichen Spannung beaufschlagt. Dadurch wird eine weitere Stromentnahme aus der Eingangsspannungsquelle solange verhindert, bis das Zeitglied keine Spannung mehr abgibt. Damit kann die Einschaltfrequenz des Schalters für die Stromzufuhr in etwa der normalen Arbeitsfrequenz angeglichen werden.

Nachteilig bei den bekannten Lösungen ist das Ansprechen auf jede kurzzeitige Überlast oder auf jeden Kurzschluß, wodurch eine Bedeutung des Fehlers nicht angemessene Reaktion zur Beseitigung des bereits nicht mehr existierenden Fehlers ausgelöst wird. Es wird zwar eine Zerstörung des die Eingangs-

239395 7

stromquelle abtrennenden Schalters erreicht, aber eine wirksame Begrenzung des Kurschlußstromes am Ausgang der Anordnung und ein sicherer Schutz der nachfolgenden Baugruppen ist nicht möglich.

Ziel der Erfindung

Ziel der Erfindung ist es, im Falle des Auftretens von Kurzschlüssen und Überlastungen einen sicheren Schutz eines Schaltnetzteiles und der daran angeschlossenen Baugruppen bei einer minimalen Anzahl von Betriebsunterbrechungen zu gewährleisten.

Darlegung des Wesens der Erfindung

Die Erfindung hat die Aufgabe, eine Schaltungsanordnung zum selbsttätigen Abschalten bei überstrom in Schaltnetzteilen mit Hilfe eines Fehlersignals zu schaffen-.

Das Wesen der Erfindung besteht darin, daß bei einem Schaltnetzteil zur Erzeugung eines Fehlersignals für die Reglereinheit der Ausgang der Sättigungsschutzeinheit direkt und der Ausgang für die Ansteuerimpulse der Treibereinheit in der Reglereinheit über eine Verzögerungseinheit auf die beiden Eingänge eines NAND-Gatters geführt sind. Das NAND-Gatter besitzt einen Open-collektor-Ausgang, über den eine wechselseitige Verbindung mit einer Eingangspegelreduziereinheit vorhanden ist. Die Eingangspegelreduziereinheit liegt eingangsseitig an einer Hilfsgleichspannung und ausgangsseitig an einem ersten Eingang der Reglereinheit.

Vorteilhafterweise ist die Eingangspegelreduziereinheit aus einem ersten Widerstand aufgebaut, an dessen einem Anschluß die Hilfsgleichspannung liegt. Mit einem anderem Anschluß ist dieser Widerstand an den ersten Eingang der Reglereinheit, an einen mit dem Massepotential verbundenen Kondensator und

239 3 95 7

an einen mit Open-collektor-Ausgang des NAND-Gatters verbundenen zweiten Widerstand angeschlossen. Die Verzögerungseinheit zwischen dem Ausgang der Reglereinheit und dem zweiten Eingang des NAND--Gatters besteht aus der Reihenschaltung eines dritten Widerstandes und eines zweiten Kondensators, wobei von deren Verbindungspunkt aus die Leitung zum NAND-Gatter und vom freien Anschluß des zweiten Kondensators zum Massepotential verläuft.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.

In den zugehörigen Zeichnungen zeigen

Fig. 1: ein Blockschaltbild des Schaltnetzteiles Fig. 2: eine Schaltungsanordnung gemäß Fig. 1 mit vorteilhafter Ausgestaltung.

In Fig. 1 ist ein Blockschaltbild eines Schaltnetzteiles, mit der erfindungsgemäßen Schutzschaltung dargestellt. Eine Reglereinheit RE, die mit ihrem ersten Eingang REE 1 über eine Eingangspegelreduziereinheit EPR an eine Gleichstromhilfsspannung GHS angeschlossen ist, ist ausgangsseitig mit einer Treibereinheit TRE verbunden. Der Ausgang dieser Treibereinheit TRE ist auf einen Leistungsschalttransistor LST geführt, der an den einen Eingang UTE 1 eines Übertragers ÜT angeschlossen ist, während dessen anderer Eingang UTE 2 mit der gleichgerichteten Netzspannung GNS verbunden ist.. An dem einen Ausgang UTA 1 des Übertragers UT liegen eine Sättigungsschutzeinheit SEE und über eine Gleichrichtereinheit mit Siebkette GMS an dem anderen Ausgang UTA 2 eine Last LA. Zum Schutz des Leistungsschalttransistors LST ist weiterhin zwischen dessen Ausgang und dem Eingang der Treibereinheit TRE eine

239395 7

Entsättigungserkennungseinheit EEE angeordnet. Zur Erzeugung eines Fehlersignals bei Überströmen sind der Ausgang REA der Reglereinheit RE über eine Verzögerungseinheit VZE und die Sättigungsschutzeinheit SEE auf ein NAND-Gatter NG geführt. Der Ausgang NGA dieses NAND-Gatters NG ist als Open-collektor ausgebildet und wechselweise mit der Eingangspegelreduziereinheit EPR verbunden. Weitere direkte Rückkopplungsverbindungen bestehen sowohl zwischen dem Ausgang der Sättigungsschutzeinheit SSE und dem zweiten Eingang REE 2 der Reglereinheit RE als auch zwischen dem Ausgang der Gleichrichtereinehit mit Siebkette GES und dem dritten Eingang REE 3 der Reglereinheit RE.

Eine vorteilhafte Ausgestaltung von einzelnen Baugruppen dieser Schaltungsanordnung ist in fig. 2 dargestellt.

An den Eingang der Regeleinheit RE und über einen ersten Kondensator C 1 an das Massepotential MP sind die gleichgerichtete Hilfsspannung GHS über einen ersten Widerstand R 1 und der Ausgang des NAND-Gatters NGA über einen zweiten Widerstand R 2 gemeinsam geführt. Der Ausgang REA der Regeleinheit RE ist über einen dritten Widerstand R an den zweiten Eingang NGE 2 des NAND-Gatters NG und über einen mit dem dritten Widerstand R 3 in Reihe geschalteten zweiten Kondensator C 2 mit dem Massepotential MP verbunden. Zum Zuschalten der gleichgerichteten Netzspannung GNS an die erste Wicklung T 1 des Übertragers ÜT liegt zwischen dieser und der Treibereinheit TRE der Leistungsschalttransit or LST, wobei vom Anschlußpunkt an die Wicklung T eine erste Diode D 1 zur Treibereinheit TRE geführt ist.

An das eine Ende der dritten Wicklung T 3 des Übertragers ÜT ist das eine Ende eines seriell mit einer zweiten Diode D 2 verbundenen vierten Widerstandes R 4 angeschlossen.

239 3 95 7

Das andere Ende der dritten Wicklung T 3 ist gemeinsam mit den Enden der zweiten Wicklung T 2 des Übertragers ÜT zu der Gleichrichtereinheit mit Siebkette GES geführt, die aus einer vierten und fünften Diode D 4; D 5, der Drossel L und einem dritten Kondensator C 3 besteht. An den Ausgang GESA dieser Gleichrichtereinheit mit Siebkette GES ist eine Last LA angeschlossen, und die am Ausgang GESA vorhandene Ausgangsspannung AS ist an den dritten Eingang REE 3 der Regeleinheit RE zurückgeführt. Eine vierte Wicklung T 4 des Übertragers ÜT ist über eine dritte Diode D 3 mit dem Massepotential MP und der gleichgerichteten Netzspannung GNS verbunden.

Die erfindungsgemäße Schaltungsanordnung arbeitet auf folgende Weise.

Die Reglereinheit RE liefert an ihrem Ausgang REA eine Impulsfolge konstanter Frequenz, mit der über die Treibereinheit TRE der Leistungsschalttransitor LST angesteuert wird.

Mittels des Leistungsschalttransistors LST wird entsprechend der Taktung durch die Impulsfolge am Ausgang REA der Regeleinheit RE die Gleichspannung GHS an die erste Wicklung T 1 des Übertragers ÜT angelegt. In Abhängigkeit davon und vom Übersetzungsverhältnis der Wicklungen T 1,.T 2 des Übertragers ÜT stellt sich nach entsprechender Gleichrichtung in der Gleichrichtereinheit mit Siebkette GES die Ausgangsspannung AS ein. Durch eine Rückführung dieser Ausgangsspannung AS zur Regeleinheit RE wird das Tastverhältnis der Impulsfolge am Ausgang der Regeleinheit RE eingestellt. Zum Schutz des Leistungsschalttransistors LST ist eine Entsättigungserkennungseinheit EEE vorgesehen, die mittels der ersten Diode D 1 eine durch zu geringe Ansteuerleistung seitens der Treibereinheit TRE oder zu hohen Kollektorstrom aufgrund einer Überlast hervorgerufene Entsättigung des Leistungsschalttransistors LST im leitenden Zustand erkennt und bereits vor dem Ende des aus

239395 7

der Reglereinheit RE kommenden Ansteuerimpulses den Leistungsschalttransistor LST zwecks Verminderung seiner Zerstörung abschaltet. Nach dem Ausschalten des Leistungsschalttransistors LST wird der Kern des Übertragers ÜT mittels der vierten Wicklung T 4 und der dritten Diode D 3 entmagnetisiert. Während dieser Zeit wird aus dem Übertrager UT eine an der dritten Wicklung T 3 vorhandene und durch den sich in der Sättigungsschutzschaltung SSE befindlichen vierten Widerstand R 4 und die zweite Diode begrenzte positive Spannung PS dem zweiten Eingang REE 2 der Reglereinheit RE zugeführt. Solange diese Spannung PS einen bestimmten Schwellwert nicht unterschreitet, liefert die Reglereinheit RE keine neuen Ausgangsimpulse.

Zusätzlich wird das Ausgangssignal der Sättigungsschutzeinheit SSE dem einen Eingang NGE 1 des NAND-Gatters NG zugeführt, wobei an dessen zweiten Eingang NGE 2 die Impulsfolge vom Ausgang REA der Reglereinheit RE anliegt. Auf diese Weise hat bei einem eingeschalteten Leistungsschalttransistor LST der erste Eingang NGE 1 L-Potential und der zweite Eingang NGE 2 H'-Potential. Im Falle eines hohen Laststromes LS wird durch die Entsättigungserkennungseinheit EEE der Leistungsir schalttransistor LST noch vor dem Ende des von der Reglereinheit RE erzeugten Ansteuerimpulses abgeschaltet. Danach liegt am ersten Eingang NGE 1 des NAND-Gatters NG ebenfalls Η-Potential, und der Ausgang NGA schaltet auf L-Potential um. Gleichzeitig wird der zweite Eingang REE 2 der Regeleinheit RE mit Hr-Potential belegt, und nach einer schaltkreisinternen Laufzeit schaltet der Ausgang REA der Regeleinheit RE auf L-Potential um. Die aus der Reihenschaltung eines dritten Widerstandes R 3 und eines zweiten Kondensators C 2 bestehende Verzögerungseinheit VZE verhindert eine plötzliche Potentialveränderung am zweiten Eingang NGE 2 des NAND_rGatters NG und damit den sofortigen Wechsel an dessen Ausgang NGA auf Hr-Potential. Dieser als

239 395 7

Open-collektor ausgebildete Ausgang NGA dient zusammen mit der Eingangspegelreduziereinheit EPR weiterhin dazu, den Eingangspegel am ersten Eingang REE 1 der Regeleinheit RE bei jedem Ansteuerimpuls um einen bestimmten Betrag solange abzusenken, bis der an diesem Eingang REE 1 notwendige Schwellwert unterschritten wird. Dabei wird in der Eingangspegelreduziereinheit EPR zunächst über den ersten Widerstand R 1 der erste Kondensator C 1 auf den Pegel der gleichgerichteten Hilfsspannung GHS aufgeladen, und danach bei jedem Ansteuerimpuls über den zweiten Widerstand R 2 am Opencollektor-Ausgang NGA des NAND-Gatters NG um einen definierten Betrag wieder entladen. Die Größe und Geschwindigkeit des Entladens werden durch eine geeignete Wahl der Zeitkonstanten des ersten Widerstandes R 1 und des ersten Kondensators C 1 bzw. des zweiten Widerstandes R 2 und des ersten Kondensators C 1 festgelegt. Nach dem Unterschreiten des Schwellwertes am ersten Eingang REE 1 der Reglereinheit RE werden durch diese Einheit ein unterdrücken der Impulse an ihrem Ausgang REA, Totzeit und Langsamlauf ausgelöst. Auf diese Weise wird erst nach einer bestimmten Anzahl von Fehlersignalen die Ansteuerimpulsfolge für den Leistungsschalttransistor LST unterdrückt. Damit beeinflussen nicht störende kurzzeitige Lastspitzen und Störimpulse den normalen Betriebsablauf . Durch den Ablauf "Impulsfolgenunterdrückung" - Totzeit - "Langsamanlauf" wird der maximale Ausgangsstrom AS auf ein vertretbares Maß reduziert.

Claims (2)

239395 7 Erfindungsanspruch

1. Schaltungsanordnung zum selbsttätigen Abschalten bei Überstrom in Schaltnetzteilen, die aus einer Reglereinheit zum Erzeugen einer Impulsfolge mit konstanter Frequenz für das Ansteuern eines Leistungsschalttransistors über 'eine Treibereinheit mit einer Entsättigungserkennungseinheit besteht, wobei mittels des Leistungsschalttransistors die Primärwicklung eines Übertragers an einer gleichgerichteten Netzspannung liegt und an dessen Sekundärseite über eine Gleichrichtereinheit mit Siebkette eine elektrische Last angeschlossen ist, gekennzeichnet dadurch, daß zur Erzeugung eines Fehlersignals für die Reglereinheit (RE) deren Ausgang (REA) über eine Verzögerungseinheit (VZE) zum ersten Eingang (NGE 1) und der Ausgang der Sättigungsschutzeinheit (SSE) zum zweiten Eingang (NGE 2) eines NAND-Gatters (NG) mit"einem Open-collektor-Ausgang (NGA) geführt sind, über den eine wechselseitige Verbindung mit einer eingangsseitig an einer Hilfsgleichspannung (HGS) und ausgangsseitig an den ersten Eingang (REE 1) der Reglereinheit (RE) liegenden Eingangspegelreduziereinheit (EPR) besteht.

2. Schaltungsanordnung zum selbsttätigen Abschalten bei Übestrom in Schaltnetzteilen, nach Punkt 1, gekennzeichnet dadurch, daß die Eingangspegelreduzi'ereinheit (EPR) durch einen ersten Widerstand (R 1) gebildet wird, an dessen einem Anschluß die Hilfsgleichspannung (HGS) anliegt, und dessen anderer Anschluß mit dem ersten Eingang (REE 1) der Reglereinheit (RE) über einen ersten Kondensator (C 1) mit dem Massepotential (MP) und mit dem einen Anschluß eines mit dem anderen Anschluß an den Open-collektor-Ausgang (NGA) des NAND-Gatters (NG) angeschlossenen zweiten Widerstand (R 2) verbunden ist,

239395 7

und daß die Verzögerungseinheit (VZE) eine Reihenschaltung eines dritten mit dem freien Anschluß am Ausgang (REA) der Reglereinheit (RE) liegenden Widerstandes (R 3) und eines zweiten mit dem freien Anschluß am Massepotential (MP) liegenden Kondensators (C 2) enthält, wobei von deren Verbindungspunkt die Leitung zum zweiten Eingang (NGE 2) des NAND-Gatters (NG) verläuft.

- Hierzu 2 Blatt Zeichnungen -