DD155290A3

DD155290A3 - ARRANGEMENT FOR FAST BLOCKING TRANSMISSION OF DIGITAL FUNCTIONAL VALUES

Info

Publication number: DD155290A3
Application number: DD22527880A
Authority: DD
Inventors: Peter Meister; Wolfgang Wilhelmi
Original assignee: Peter Meister; Wolfgang Wilhelmi
Priority date: 1980-11-18
Filing date: 1980-11-18
Publication date: 1982-06-02

Abstract

Die Erfindung betrifft eine Anordnung zum schnellen Datentransfer sich in grossen Bereichen monotonen veraendernder Funktionen von einem Mikrorechner zu einer oder mehreren externen Einheiten,die eine groessere Wortbreite als der Mikrorechner haben. Bei der Anordnung soll fuer jede Wortuebertragung in die externe Einheit nur eine Wortuebertragung des Mikrorechners notwendig sein. Erfindungsgemaess werden die Funktionswerte in Bloecken mit einer Wortbreite entsprechend der des Mikrorechners ohne die hoeherwertigen Bits und die hoeherwertigen, innerhalb einer Blockuebertragung sich nicht aendernden Bits des Mikrorechners ueber mindestens ein zusaetzliches Basis-Register uebertragen, wobei die Basis-Register nur nach der Uebertragung eines Blockes neu beschrieben werden.The invention relates to an arrangement for rapid data transfer in large areas monotonous changing functions from a microcomputer to one or more external units, which have a larger word width than the microcomputer. In the arrangement, only one word transfer of the microcomputer should be necessary for each word transfer into the external unit. According to the invention, the function values in blocks having a word width corresponding to that of the microcomputer without the higher bits and the higher-order, non-blocking bits of the microcomputer are transmitted via at least one additional base register, the base registers being transmitted only after the transmission of one block be described again.

Description

-ι-- 22 5 2 78-ι-- 22 5 2 78

,Anordnung zum schnellen, blockweisen tibertragen digitaler Punkt ionswerteArrangement for fast, blockwise transmission of digital punctuation values

Field of application of the invention

Die Erfindung betrifft das Gebiet der digitalen Rechentechnik und dient zur Unterstützung des Datentransfers von einem Mikrorechner zu einer externen Einheit, wobei die Wortbreite dieser größer ist als die des Mikrorechners.The invention relates to the field of digital computer technology and serves to support the data transfer from a microcomputer to an external unit, the word width of which is greater than that of the microcomputer.

.Charakteristik der bekannten technischen !Lösungen Bei den bekannten technischen-Lösungen werden die Daten zwischen einem Mikrorechner und einer externen Einheit wortweise übertragen. Besitzt die externe Einheit eine größere Wortbreite als der Mikrorechner, geschieht die Übertragung derart, daß der Mikrorechner ein externes Pufferregister, welches die Wortbreite der externen Einheit hat, mit den zu übertragenen Daten wortweise beschreibt und somit mit mehreren Wortübertragungen dieses Register füllt. Danach erfolgt die Eingabe des Registerinhaltes in Form einer Wortübertragung in die externe Einheit, nachteilig an diesen Schaltungsanordnungen ist, daß für jede Wortübertragung in die externe Einheit mehrere Wortübertragungen äes Mikrorechners erforderlich sind. (Ralf Hoffmann "Rechenwerke und Mikroprogrammierung", Oldenburg Terlag München), Characteristic of the known technical solutions In the case of the known technical solutions, the data is transmitted word by word between a microcomputer and an external unit. If the external unit has a larger word width than the microcomputer, the transmission takes place in such a way that the microcomputer describes an external buffer register, which has the word width of the external unit, in words with the data to be transmitted and thus fills this register with several word transfers. Thereafter, the input of the register contents in the form of a word transfer into the external unit, disadvantageous in these circuits is that for each word transfer into the external unit several word transfers Äes microcomputer are required. (Ralf Hoffmann "arithmetic units and microprogramming", Oldenburg Terlag Munich)

Object of the invention

Ziel der Erfindung ist es, die Zeit für die Übertragung digitaler in großen Bereichen sich monoton verändernder Punktionswerte aus einem Mikrorechner in externe Einheiten, wobei die Wortbreite des Mikrorechners geringer als die Wortbreite der externen Einheit ist, zu verringern.The aim of the invention is to reduce the time required for the transmission of digitally large ranges of monotonically varying punctuation values from a microcomputer into external units, where the word width of the microcomputer is smaller than the word width of the external unit.

- Darlegung des Wesens der Erfindung - Presentation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zum Übertragen digitaler, sich in großen Bereichen monoton verändernder, in Speichern eines Mikrorechners enthaltener Punktionswerte in einen oder mehrere parallel arbeitende Module mindestens einer externen Einheit, deren Wortbreite größer als dieThe invention is based on the object, an arrangement for transmitting digital, in large areas monotonically changing, contained in memories of a microcomputer puncture values in one or more parallel modules of at least one external unit whose word width is greater than that

22 5 2 7822 5 2 78

Wortbreite des Mikrorechner ist, zu schaffen, bei der für jede Wortübertragung in die externe Einheit nur eine Wortübertragung des Mikrorechners notwendig ist.Word width of the microcomputer is to create, in which for each word transfer to the external unit only a word transfer of the microcomputer is necessary.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die die niederwertigen Bits führenden Ausgänge des Mikrorechners über den Datenbus mit den dazugehörigen Eingängen der Module direkt verbunden sind und die außerdem die höherwertigen, .innerhalb einer Blockübertragung sich nicht ändernden Bits führend en Ausgänge des Mikrorechners über den Datenbus und mindestens ein zusätzliches, nur nach Beendigung eines Blockes neu zu beschreibendes Basis-Register mit seinen Dateneingängen an die dazugehörigen höherwertigen Eingänge der Module angeschlossen sind. Zur Auswahl und Freigabe der Basis-Register über Speicheranforderung.und Schreibbefehl sind diese mit den Freigabeeingängen am Systembus angeschlossen. Jedem Basis-Register ist über einen weiteren Freigabееingang ein mit dem Adreßbus verbundener Kodierer vorgeschaltet» Bei einem Anschluß mehrerer Modulgruppen ist zur Auswahl einer bestimmten Modulgruppe mit dem Adreßbus ein Kodierer verbunden, dessen Ausgang an die Freigabeeingänge der zu einer Modulgruppe gehörenden Kodierer und Treiber angeschlossen ist. Sind mehrere parallel arbeitende Module vorhanden, so ist den gleichzeitig an einem Basis-Register arbeitenden Modulen ein Treiber vorgeschaltet und in der Direktverbindung zwischen Datenbus und Modulen ist ebenfalls ein Treiber zwischengeachaltet.According to the invention, this object is achieved in that the low-order bits leading outputs of the microcomputer are directly connected via the data bus with the associated inputs of the modules and also the more significant, .inout a block transfer not changing bits leading en outputs of the microcomputer via the data bus and at least one additional base register, to be newly described only after completion of a block, with its data inputs connected to the corresponding high-order inputs of the modules. To select and enable the basic registers via memory request and write command, these are connected to the enable inputs on the system bus. Each base register is preceded by an encoder connected to the address bus via a further enable input. In the case of a connection of a plurality of module groups, a coder is connected to the address bus for selecting a specific group of modules whose output is connected to the enable inputs of the coder and driver belonging to a module group , If several modules operating in parallel are present, a driver is connected upstream of the modules operating simultaneously on a base register, and a driver is also interposed in the direct connection between the data bus and the modules.

Damit wird, wesentlicher Programmier- und Rechenzeitaufwand eingespart, da zur Übertragung eines Datums keine Mehrfach-.Übertragung erforderlich ist, sondern nur ein Setzen der Basis-Register nach einem zu übertragenen· Block von Daten, die sich in den höherwertigen Stellen nicht voneinander unterscheiden. Die Erfindung ermöglicht weiterhin eine wesentliche Einsparung an Programmier- und Rechenzeitaufwand, wenn mehrere externe Einheiten am .Datenbus des Rechners betrieben werden und jeder einzelnen Einheit oder Gruppen von Einheiten die. zusätzlichenThis saves significant programming and computation time since no multiple transmission is required to transmit a datum, only a set of the base registers for a block of data that is not to be differentiated in the higher-order places. The invention further enables a significant saving in programming and computational time when multiple external units are operated on the computer's data bus and each unit or group of units. additional

Basis-Register zugeordnet werden.Be assigned to basic registers.

Die zusätzlichen Register werden in der in Mikrorechnersystemen üblichen Form durch Schreibbefehle oder Ausgangsbefehle beschrieben.The additional registers are described in the usual form in microcomputer systems by write commands or output commands.

-з- 225278-z- 225278

AuafährungabeiSOJel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel erläutert werden.The invention will be explained below using an exemplary embodiment.

Hierbei handelt es sich um die Programmierung eines Videoblockes für die Bildauswertung, der von einem Mikrorechner gesteuert und programmiert wird. Dabei werden u.a. auch viele RAM-Plätze im Videatrakt mit der erfindungsgemäßen Lösung programmiertThis is the programming of a video block for image analysis, which is controlled and programmed by a microcomputer. Thereby u.a. also programmed a lot of RAM in the Videatrakt with the inventive solution

Die dazugehörigen Zeichnungen aeigen: The corresponding drawings are:

Fig. 1 Anordnung zur Programmierung der .VideoanordnungFig. 1 arrangement for programming the .Videoanordnung

Pig. 2 Anordnung des Videotxaktes Pig. 2 arrangement of Videotxaktes

Die von einem 8 Bit-Mikrorechner-Datenbus 3 ausgesendeten Daten werden empfangen und gehen einmal direkt auf einen Treiber 5-0 bzw. auf zusätzliche Basis-Register 4-1 bis 4-n. Die Ausgangsdaten dieser Register werden ebenfalls wieder getrieben, wenn mehrere gleiche Module am Register:arbeiten Durch Angabe einer bestimmten kodierten Adresse mittels eines Kodierers 8-0 bis 8-n dee Adreßbusses 2 sowie der Speicheranforderung /MSEQ und dem Schreibbefehl /IsIR des Systembusses 1 werden die Daten, die auf dem Datenbus 3 anliegen; in die Basis-Register 4-1 bis 4-n gesetzt. Dies geschieht in folgender Weise: Die 1. kodierten Adressen beschreiben die Basis-Register 4-1 bis 4-n mit den Daten, die auf dem Datenbus 3 liegen. Dadurch werden die hö'herwertigen 8. und 9·. Bits gesetzt. Danach erfolgt über den gleichen Datenbus 3 die Übertragung eines Datenblockes direkt auf den oder die externen Module. Dabei wird zunächst der für die Basis-Register erforderliche Block 8-0 zur Auswahl von Modulgruppen vom Adreßbus 2 kodiert, wob-ei mit diesem gleichzeitig die Treiber freigegeben werden. Damit werden für jede entsprechende Speicheradresse die höherwertigen beiden Bits 7 für die mit 10 Bits arbeitende externe Einheit gestellt und der erste Block der stetigen !Punktionen wird jetzt vom Datenbus 3 über den Treiber 5-0 sowie die leitungen 6 in diejenigen RAH¹S 10 geschrieben, die durch die entsprechenden Schreib- und ireigabebefehle /HR, /CE 13 aktiviert sind. Diese Befehle stehen in einem weiteren vom Mikro-The data sent by an 8-bit microcomputer data bus 3 are received and go once directly to a driver 5-0 or to additional base registers 4-1 to 4-n. The output data of these registers are also driven again if several identical modules on the register: work by specifying a specific coded address by means of an encoder 8-0 to 8-n dee address bus 2 and the memory request / MSEQ and the write command / IsIR of the system bus 1 the data present on the data bus 3; is set in the base registers 4-1 to 4-n. This is done in the following way: The first coded addresses describe the base registers 4-1 to 4-n with the data lying on the data bus 3. As a result, the higher-order 8th and 9th. Bits set. Thereafter, via the same data bus 3, the transmission of a data block directly to the or the external modules. Initially, the block 8-0 required for the basic register is coded by the address bus 2 for selecting groups of modules, whereby the drivers are simultaneously released with this. Thus, for each corresponding memory address, the higher-order two bits 7 are set for the 10-bit external unit, and the first block of the steady-state functions is now written by the data bus 3 via the driver 5-0 and the lines 6 into those RAH ¹ S 10 , which are activated by the corresponding write and read commands / HR, / CE 13. These commands are in another of the micro-

-4- 22 5 2 78-4- 22 5 2 78

rechner zu ladenen Register. Das auf d;Lese Weise in die RAM's gelangende Datenwort besteht aojnlt aus demInhalt des jeweiligen Basis-Registers 4-1 bis 4-n und dem des Datenbusses 3. Hach dem ersten Block, der maximal 256 Byte betragen kann, werden vfieder die Basis-Register beschrieben und der nächste Datenblock wird vom Mikrorechner übertragen. Gleichzeitig liegen durch ein Register gestellt, über Strobe 14 selektiert die Mikroreclmeradressen des Adreßbusses 2 über einen Multiplexer 9-1 bis 9-n. an den RAM's 10-1 bis 10-n anist das Beschreiben der RAIJPs beendet, wird Strobe 14 des Multiplexers 9 rückgesetzt und die RAlI's arbeiten für die Videoeingangsdaten 11 als Tabellen und man erhält entsprechend der RAM-Belegung neue Videoausgangsdaten 12, die weiterverarbeitet werden können.computer to load registers. The data word entering the RAMs in the read mode consists exclusively of the content of the respective base register 4-1 to 4-n and that of the data bus 3. After the first block, which can be a maximum of 256 bytes, the basic Register described and the next data block is transmitted from the microcomputer. At the same time are placed through a register, via strobe 14 selects the micro-address of the address bus 2 via a multiplexer 9-1 to 9-n. At the RAMs 10-1 to 10-n, writing of the RAIJPs is terminated, strobe 14 of the multiplexer 9 is reset and the RAlIs operate as video tables for the video input data 11, and new video output data 12 is obtained according to the RAM occupancy, which can be further processed ,

Mittels des Basis-Registers ist es somit möglich, eine ini Videoregime arbeitende raodulare Einheit mit vielen RAM-Speichern in den RUcklaufzeiten umzuprogrammieren.By means of the base register, it is thus possible to reprogram a raodulare unit working ini video regime with many RAM memories in the return times.

Claims

, Claim for invention

1. Arrangement for fast, blockwise transfer of digital function values, which change monotonously in large areas and which are contained in memories of a microcomputer

"Are, in one or more modules working in parallel, such as й". RAM's, I / O registers, encoded assemblies, at least one external unit having a word width greater than that of the microcomputer, characterized in that the -. the low-order bits leading outputs of the microcomputer via the data bus (3) are directly connected to the associated inputs of the modules

and in addition the higher-order, within a block transfer not changing bits leading outputs of the microcomputer via the data bus (3) "and at least one additional, to be re-described only after completion of a block base register (4-1 to 4-n) its data inputs are connected to the corresponding high-order inputs of the module, wherein for selection and release of the base registers (4-1 to 4-n) via memory request and write command they are connected to enable inputs on the system bus (1) and each base register ( 4-1 Ъіз 4-n) via a further 'enable input connected to the address bus (2) encoder (8-1 to 8-n) is connected upstream.

2. Arrangement according to Pun & t 1, characterized in that for selecting one of a plurality of module groups with the address bus (2) an encoder (8-0) is connected, the output of which is connected to the enable inputs of belonging to a group of modules encoder and driver.

HiaziL-sLSaten drawings