DD152025A1 - SUBSTRATE FOR PRINTED CIRCUITS WITH INSERTED SEMICONDUCTOR CHIPS - Google Patents
SUBSTRATE FOR PRINTED CIRCUITS WITH INSERTED SEMICONDUCTOR CHIPS Download PDFInfo
- Publication number
- DD152025A1 DD152025A1 DD22244780A DD22244780A DD152025A1 DD 152025 A1 DD152025 A1 DD 152025A1 DD 22244780 A DD22244780 A DD 22244780A DD 22244780 A DD22244780 A DD 22244780A DD 152025 A1 DD152025 A1 DD 152025A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- substrate
- semiconductor chip
- thickness
- semiconductor chips
- elastic element
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
Die Erfindung betrifft ein Substrat fuer gedruckte Schaltungen mit einem oder mehreren niveaugleich zur Leiterbahnebene eingesetzten Halbleiterchips, vorzugsweise fuer Schaltungsanordnungen kleiner geometrischer Abmessungen. Ziel der Erfindung ist eine toleranzunempfindliche und produktive Montage von Halbleiterchips. Aufgabe der Erfindung ist es, ein Substrat mit eingesetztem Halbleiterchip zu schaffen, das eine sowohl konventionelle als auch simultane Verbindung aller Kontaktflaechen mit den Leiterbahnen bei kleinen geometrischen Abmessungen und guter Ableitung der Verlustwaerme ermoeglicht. Erfindungsgemaess ist die Aufgabe dadurch geloest, dass das oder die Halbleiterchips (4) bei der Herstellung des Substrates mit eingepresst werden und dass an der Rueckseite jedes Halbleiterchips (4) je ein elastisches Element (3) angeordnet ist. Die Dicke des Halbleiterchips (4) und die Dicke des elastischen Elementes (3) zusammen sind vor dem Pressvorgang groesser als die Dicke des Substrates (7). Die Leiterbahnen (8) auf dem Substrat (7) und zu den Kontakten (9) des Halbleiterchips (4) werden gleichzeitig nach bekannten Verfahren hergestellt oder aber es erfolgt eine konventionelle Drahtkontaktierung nach bekannter Bondtechnologie.The invention relates to a substrate for printed circuits with one or more level at the same level to the conductor track level used semiconductor chips, preferably for circuit arrangements of small geometric dimensions. The aim of the invention is a tolerance-insensitive and productive assembly of semiconductor chips. The object of the invention is to provide a substrate with inserted semiconductor chip, which allows a both conventional and simultaneous connection of all Kontaktflaechen with the conductor tracks with small geometric dimensions and good dissipation of loss heat. According to the invention, this object is achieved in that the one or more semiconductor chips (4) are pressed in during the production of the substrate and in that an elastic element (3) is arranged on the rear side of each semiconductor chip (4). The thickness of the semiconductor chip (4) and the thickness of the elastic element (3) together before the pressing operation are greater than the thickness of the substrate (7). The conductor tracks (8) on the substrate (7) and to the contacts (9) of the semiconductor chip (4) are simultaneously produced by known methods or else a conventional wire bonding according to known bonding technology takes place.
Description
Substrat für gedruckte Schaltungen mit eingesetzten HalbleiterchipsSubstrate for printed circuits with inserted semiconductor chips
Erf indüngExperience
Die Erfindung betrifft ein Substrat für gedruckte Schaltungen mit einem oder mehreren niveaugleich zur Leiterbahn ebene eingesetzten Halbleiterchips. Das Substrat dient als Schaltungsträger für elektronische Schaltungsanordnungen vorzugsweise kleiner geometrischer Abmessungen, beispielsweise als Schaltungsträger für elektronische Armbanduhren.The invention relates to a substrate for printed circuits with one or more level at the same level to the conductor track used semiconductor chips. The substrate serves as a circuit carrier for electronic circuit arrangements, preferably of small geometric dimensions, for example as a circuit carrier for electronic wristwatches.
Es ist allgemein bekannt, Halbleiterchips vorzugsweise in Kunststoff- oder Keramikgehäuse einzusetzen, zu kontaktieren so?/ie die Gehäuse zu verschließen und diese Bauelemente danach in ätztechnisch oder anderv/eitig hergestellte Leiterplatten - sogenannte gedruckte Schaltungen - einzusetzen und die Anschlüsse der Bauelemente mit den Leiterbahnen der Leiterplatte elektrisch leitend zu verbinden, beispielsweise mittels Weichlot. Für Schaltungsanordnungen kleiner geometrischer Abmessungen ist diese Lösung jedoch wegen des notwendigen Gehäuses ungeeignet·It is generally known to use semiconductor chips, preferably in plastic or ceramic casings, to contact them in such a way as to close the casings and then insert these components in etching or other printed circuit boards - so-called printed circuits - and the connections of the components to the strip conductors connect the circuit board electrically conductive, for example by means of soft solder. For circuit arrangements of small geometrical dimensions, however, this solution is unsuitable because of the necessary housing.
Nach der DE-OS 25 48 122 (HOlL - 33/00) ist es bekannt, das Halbleiterchip in einer Vertiefung eines Substrates anzuordnen, wobei die Leiterbahnen auf dem Substrat bis an den Band der Vertiefung herangeführt sind. Die elektrische Ver-According to DE-OS 25 48 122 (HOlL - 33/00), it is known to arrange the semiconductor chip in a recess of a substrate, wherein the conductor tracks on the substrate are brought up to the band of the recess. The electrical
ι π;! ι η ο η . r: r*y r. ·-> r* ..' ι π! ι η ο η. r: r * y r. · -> r * .. '
bindung zwischen dem Halbleiterchiρ und den Leiterbahnen erfolgt, nach koplanarer Ausrichtung der Leiterbahnen auf dem Halbleiterchip und dem Substrat, durch Leiterbrücken.Bonding between the Halbleiterchiρ and the interconnects takes place, after coplanar alignment of the interconnects on the semiconductor chip and the substrate, by conductor bridges.
Es ist weiterhin nach der DE-OS 24 25 626 (HOlL - 23/08) bekannt, daß das Halbleiterchip mit seiner aktiven Seite nach oben in der Vertiefung eines mit Leiterbahnen versehenen Substrates eingelassen ist, wobei die Leiterbahnen und die Kontaktflächen des Halbleiterchips in einer Ebene liegen und mittels Drahtbonden miteinander verbunden sind. Zum Ausfüllen der Hohlräume und zum Abdecken der Oberfläche ist eine Glaskeramik aufgebracht.It is also known from DE-OS 24 25 626 (HOlL - 23/08) that the semiconductor chip is embedded with its active side up in the recess of a substrate provided with tracks, wherein the conductor tracks and the contact surfaces of the semiconductor chip in a Level and are connected by wire bonding. To fill the cavities and to cover the surface of a glass ceramic is applied.
Nach der DE-AS 22 44 708 (HOlL - 23/08) ist es weiterhin bekannt, das Halbleiterchip auf einer Leiterbahn des Substrates mittels Gold aufsubonden (Chipbonden) und die Verbindungen zwischen den Eontaktflächen des Halbleiterchips und den Leiterbahnen durch Drahtbonden herzustellen, Anschließend werden das Halbleiterchip and die Bondstellen auf den Leiterbahnen mit einer Glaskeramik abgedeckt. Alle drei genannten Anordnungen haben den Nachteil, daß zum elektrischen Verbinden der Kontaktflächen des Halbleite rchips mit den Leiterbahnen des Substrates eine Anzahl von Bendverbindungen notwendig ist, so daß bei einer größeren Anzahl ^on notwendigen Bondverbindungsη ein erheblicher zeitlicher Aufwand zum Herstellen dieser Verbindungen erforderlich ist.According to DE-AS 22 44 708 (HOlL - 23/08), it is also known on a conductor track of the substrate aufbsond on gold (chip bonding) and the connections between the Eontaktflächen of the semiconductor chip and the interconnects by wire bonding, are subsequently the semiconductor chip and the bonding points on the conductor tracks covered with a glass ceramic. All three said arrangements have the disadvantage that for electrically connecting the contact surfaces of the Halbleite rchips with the tracks of the substrate, a number of Bendverbindungen is necessary, so that at a larger number ^ on necessary Bondverbindungsη a considerable amount of time required to make these connections.
Es ist weiterhin nach DE-OS 24 24 857 (H05K - 3/36) bekannt, die Kontaktflächen des Halbleiterchips mit Kontakthügeln aus Lotmaterial au vershen und mit den Kontakthügeln auf die Leiterbahnen des Substrates aufzusetzen und zu verlöten. Hierdurch ist zwar eine simultane Verbindung aller Kontaktflächen des Halbleiterchips mit den Leiterbahnen des Substrates ermöglicht, aber die Abführung der Verlustwärme, die vorzugsweise von der Chiprückseite erfolgt, ist schlecht* Ein Schutz des Halblaiterchips gegen Umwelteinflüsse kannIt is also known from DE-OS 24 24 857 (H05K - 3/36) known verses the contact surfaces of the semiconductor chip with bumps of solder material and set up with the bumps on the tracks of the substrate and to solder. As a result, although a simultaneous connection of all contact surfaces of the semiconductor chip with the tracks of the substrate allows, but the dissipation of the heat loss, which preferably takes place from the back of the chip is bad * A protection of the semiconductor chip against environmental influences can
außerdem nur durch eine zusätzliche Umhüllung erfolgen.also only be done by an additional enclosure.
Nach dem DD-WP 134 4-71 (HOlL - 21/58) ist es schließlich bekannt, auf einem Substrat mittels des Siebdruckverf.ahrens Isolationspaste derart aufzubringen, daß ein Gesenk für das zu montierende Halbleiterchip entsteht, wobei die Schichtdicke der Isolationspaste der Höhe des Halbleiterchips entspricht. Nach der Montage des Halbleiterchips werden die ver bliebenen Hohlräume mit isolierenden Mitteln ausgefüllt und anschließend werden mittels Siebdruck oder einer Aufdampftechnologie mit nachfolgender Strukturierung die Leiterbahnen auf dem Substrat und gleichzeitig die Verbindungen zu dem Halbleiterchip hergestellt. Dieses Verfahren hat jedoch die Nachteile, daß eine Mehrzahl von engtolerierten und damit relativ schwierig zu beherrschenden Druckvorgängeη notwendig ist, so daß ein guter Niveauangle ich an die Chipoberseite sehr schwierig ist· Die Güte des Niveauangleichs ist aber im hohen Maße mitbestimmend für die Güte und Zuverlässigkeit der Verbindungen vom Halbleiterchip zu den Leiterbahnen auf dem Substrat« Durch die Mehrzahl von Druckvorgängen ist außerdem ein relativ hoher Arbeitsaufwand erforderlich.After the DD-WP 134 4-71 (HOlL - 21/58), it is finally known to apply on a substrate by Siebdruckverfahrens insulation paste such that a die for the semiconductor chip to be mounted, wherein the layer thickness of the insulating paste of the height of the semiconductor chip corresponds. After mounting the semiconductor chip, the ver remaining cavities are filled with insulating agents and then the printed conductors on the substrate and at the same time the connections to the semiconductor chip are produced by screen printing or vapor deposition technology with subsequent structuring. However, this method has the disadvantages that a plurality of tight tolerances and thus relatively difficult to control η printing operations is necessary, so that a good Niveauangle me to the chip top is very difficult · The quality of the level adjustment is highly co-determining the quality and reliability the connections from the semiconductor chip to the tracks on the substrate "The majority of printing operations also requires a relatively large amount of work.
Ziel der Erfindung ist eine töleranzunempfindliehe und produktive Montage von Halbleiterchips in Substraten für gedruckte Schaltungen.The aim of the invention is a töleranzunempfindliehe and productive assembly of semiconductor chips in substrates for printed circuits.
Darlegung „des^Wesens^dgr^ErfindungExplanation of the "essence" of invention
Aufgabe der Erfindung ist es, ein Substrat für gedruckte Schaltungen mit eingesetzten Halbleiterchips zu schaffen, das eine sowohl konventionelle als auch simultane Verbindung aller Kontaktflächen des Halblaiterchips mit den Leiterbahnen der gedruckten Schaltung bei kleinen geometrischen Abmessungen und guter Ableitung der Verlustwärme ermöglicht, wobei Schwankungen der Dicke des Halbleiterchips bzw. des Substrates unwirksam bleiben.The object of the invention is to provide a substrate for printed circuits with inserted semiconductor chips, which allows both conventional and simultaneous connection of all contact surfaces of the semiconductor chip with the printed circuit conductor tracks with small geometric dimensions and good dissipation of heat loss, wherein variations in thickness the semiconductor chip or the substrate remain ineffective.
Erfindungsgeinäß ist die Aufgabe zur Schaffung eines Substrates für gedruckte Schaltungen mit einem oder mehreren eingesetzten Halbleiterchips, deren Kontaktflächen bzw. Kontakthügel in der Ebene der Leiterbahnen der gedruckten Schaltung liegen, dadurch gelöst? daß das oder die Halbleiterchips unmittelbar bei der Herstellung des Substrates in dieses mit eingepreßt sind und daß an der Bückseite eines jeden Halbleiterchips ein elastisches Element angeordnet ist, das eine kleinere Fläche gegenüber der des Halbleiterelementes hat.According to the invention, the object of providing a substrate for printed circuits with one or more inserted semiconductor chips whose contact surfaces or contact bumps lie in the plane of the printed circuit traces is thereby achieved. in that the semiconductor chip or chips are pressed into the substrate directly during the production of the substrate, and that an elastic element which has a smaller area than that of the semiconductor element is arranged on the back side of each semiconductor chip.
Es ist zweckmäßig, daß die Dicke des Halbleiterchips und die Dicke des elastischen Elementes zusammen vor dem Preßvorgang des Substrates größer ist als die Dicke des Substrates»It is expedient that the thickness of the semiconductor chip and the thickness of the elastic element together before the pressing of the substrate is greater than the thickness of the substrate.
Es ist ferner zweckmäßig, daß das elastische Element aus einem bei der Preßtemperatur formstabilen, elastischen Plast, "beispielsweise Polytetrafluoräthylen (PTFE), besteht»It is also expedient that the elastic element consists of a dimensionally stable in the pressing temperature, elastic plastic, "for example, polytetrafluoroethylene (PTFE), consists»
Is ist weiterhin zweckmäßig, daß die Leiterbahnen auf dem Substrat und zu den Kontaktflächen bzw« Kontakthügeln des Halbleiterchips gleichzeitig nach bekannten Verfahren zur Herstellung gedruckter Schaltungen hergestellt sind.It is also expedient that the interconnects on the substrate and the contact surfaces or contact bumps of the semiconductor chip are produced simultaneously by known methods for producing printed circuits.
Es ist auch zweckmäßig, daß die Kontaktflächen bzw. Kontakthügel des Halbleiterchips über Drahtverbindungen mit den Leiterbahnen des Substrates verbunden sind·It is also expedient that the contact surfaces or contact bumps of the semiconductor chip are connected via wire connections to the conductor tracks of the substrate.
Ss ist schließlich vorteilhaft, daß die strukturierte Seite des Halbleiterchips mit einer Schutsschicht versehen ist.Finally, it is advantageous that the structured side of the semiconductor chip is provided with a protective layer.
Beim Preßvorgang des Substrates, das beispielsweise aus glasfasergefülltem Duroplast besteht, wird das Halbleiterchip an die im Substrat vorgesehene Position derart eingelagert, daß die strukturierte und mit Kontaktflächen bzw. Kontakthügeln versehene Seite des Halbleiterchips in der Ebene der Leiterbahnen zu liegen kommt» Durch das elastische Element, das an der Rückseite des Halbleiterchips angeordnet ist, wirdDuring the pressing process of the substrate, which consists, for example, of fiberglass-filled thermoset, the semiconductor chip is embedded in the substrate provided in the position such that the structured and provided with contact surfaces or contact bumps side of the semiconductor chip in the plane of the tracks comes to rest »By the elastic element which is disposed on the back side of the semiconductor chip becomes
„ 5 -"5 -
die strukturierte Seite des Halbleiterchips beim Schließen der Preßform so fest gegen deren eine Seite gedrückt, daß die strukturierte Seite des Halbleiterchips frei von Preßstoff bleibt. Ist das Halbleiterchip mit Kontakthügeln versehen, so.warden nur diese gegen die Preßform-gedrückt, so daß nur die Kontakthuge 1 frei von Preßstoff bleiben, während der übrige Teil der strukturierten Seite des Halbleiterchips vom Preßstoff abgedeckt wird. Außerdem werden die Kontakthügel durch den Preßvorgang niveaügleich planiert und flächenhaft ausgebildet» .the structured side of the semiconductor chip when closing the mold so firmly pressed against one side, that the structured side of the semiconductor chip remains free of molding material. If the semiconductor chip is provided with bumps, then only these would be pressed against the mold, so that only the bump 1 remain free of molding material, while the remaining part of the structured side of the semiconductor chip is covered by the molding material. In addition, the bumps leveled by the pressing process level and formed planar.
Anschließend werden die Leiterbahnen nach bekannten Verfahren zur Herstellung gedruckter Schaltungen auf dem Substrat aufgebracht, beispielsweise durch Siebdruck von leitfälligen Pasten mit nachfolgendem Aushärten, wobei die Kontaktflächen bzw. Kontakthüge1 des Halbleiterchips gleich mit den Leiterbahnen verbunden werden, indem diese bis zu den Kontaktflächen bzw. Kontakthügeln geführt werden. Es ist aber auch möglich, die Leiterbahnen bis dicht an das Halbleiterchip heranzuführen und die Verbindung zwischen den Kontaktflächen des Halbleiterchips und den entsprechend ausgebildeten chipseitigen Enden der Leiterbahnen mit dünnen Drähten mittels einer bekannten Bondtechnologie herzustellen, beispielsweise mittels Ultraschallbondens.Subsequently, the printed conductors are applied to the substrate by known methods for the production of printed circuits, for example by screen printing of conductive pastes with subsequent curing, wherein the contact surfaces or Kontakthüge1 of the semiconductor chip are the same connected to the conductors by these up to the contact surfaces or bumps be guided. However, it is also possible to bring the interconnects close to the semiconductor chip and to produce the connection between the contact surfaces of the semiconductor chip and the corresponding chip-side ends of the interconnects with thin wires by means of a known bonding technology, for example by means of ultrasonic bonding.
Bei Chips, die auf der strukturierten Seite ganzflächig frei vom Preßstoff bleiben sollen, ist es vorteilhaft, diese Chips noch im Seheibeiiverband mit einer dünnen Schutzschicht, beispielsweise aus Fotolack, zu versehen, die nach dem Preßvorgang nach bekannten Verfahren wieder entfernt wird.In the case of chips which are intended to remain free of the molding material over the entire area on the structured side, it is advantageous to provide these chips with a thin protective layer, for example of photoresist, which is removed again after the pressing process according to known methods.
Die erfindungsgemäße Lösung hat die Vorteile, daß die Kontaktflächen bzw. Kontakthügel immer niveaügleich in der Leitarbahnebene des Substrates liegen, so daß beim Druckvorgang der Leiterbahnen keine Komplikationen durch Höhenunterschiede zwischen Halbleiterchip und Substrat auftreten können, auch nicht bei Schwankungen der Dicke des Halbleiterchips bzw. des Substrates, Dadurch ist eine toleranzunempfindliche' und produktive Montage der Halbleiterchips möglich»The solution according to the invention has the advantages that the contact surfaces or bumps are always level in the Leitballahnebene of the substrate, so that no complications may occur during printing of the interconnects by height differences between the semiconductor chip and substrate, not even with variations in the thickness of the semiconductor chip or Substrates, which enables tolerance-insensitive and productive assembly of the semiconductor chips »
Durch die großflächige Einbettung des Halbleiterchips in dem Substrat wird außerdem eine gute Abführung der Verlustwärme ermöglicht« Da bei der Ausführung des Halbleiterchips mit Kontakthügeln das Halbleiterchip völlig vom Preßstoff umgeben ist, ist eine zusätzliche Umhüllung der Oberfläche des Halbleiterchips und der Bendverbindungen nicht erforderlich» Die erfinderische Lösung ist daher besonders für gedruckte Schaltungen kleiner geometrischer Abmessungen geeignet.Due to the large-scale embedding of the semiconductor chip in the substrate, a good dissipation of heat loss is also possible. Since the semiconductor chip is completely surrounded by the molding material in the execution of the semiconductor chip with bumps, an additional encapsulation of the surface of the semiconductor chip and the Bendverbindungen is not required Solution is therefore particularly suitable for printed circuits of small geometric dimensions.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Die zugehörige Zeichnung zeigt:The invention will be explained in more detail below using an exemplary embodiment. The accompanying drawing shows:
Fig· I: Einen Querschnitt durch eine geöffnete Preßform zur Herstellung von Substraten für gedruckte Schaltungen mit eingelegtem Halbleiterchip und angeheftetem elastischem Element}FIG. 1: a cross section through an opened mold for the production of printed circuit substrates with inserted semiconductor chip and attached elastic element. FIG.
Fig. 2s Einen Querschnitt durch eine gedruckte Schaltung mit eingesetztem Halbleiterchip mit Kontakthügeln;2s shows a cross section through a printed circuit with inserted semiconductor chip with contact bumps;
Fig. 3: Einen Querschnitt durch eine gedruckte Schaltung mit eingesetztem Halbleiterchip und Drahtkontaktierung.Fig. 3: A cross section through a printed circuit with inserted semiconductor chip and wire bonding.
In Fig. 1 ist schematisch eine Preßform zur Herstellung von Substraten für gedruckte Schaltungen dargestellt, die aus einem Oberteil 1 und einem Unterteil 2 besteht. In das Unterteil 2 ist ein Halbleiterchip 4 in der im Substrat vorgesehenen Position derart eingelegt, daß seine mit einer Schutsschicht 6 abgedeckte strukturierte Saite auf dem Unterteil 2 liegt. An der Rückseite 5 des Halbleiterchips 4 ist ein elastisches Element 3 befestigt, beispielsweise mittels einer Klebverbindung, die in der Figur nicht dargestellt ist.In Fig. 1, a mold for the production of substrates for printed circuits is shown schematically, which consists of an upper part 1 and a lower part 2. In the lower part 2, a semiconductor chip 4 is inserted in the position provided in the substrate such that its covered with a Schutesschicht 6 textured string lies on the lower part 2. At the back 5 of the semiconductor chip 4, an elastic element 3 is fixed, for example by means of an adhesive bond, which is not shown in the figure.
— 7 ...- 7 ...
. - 7 - VLI "£ 4 4 ί , - 7 - VLI "£ 4 4 ί
Die Dicke des Halbleiterchips 4 und die Dicke des elastischen Elements 3 sind zusammen größer als die Dicke des zu pressenden Substrates (etwa um 0,2,..0,3 mm), d. fcu, beim Schließen der Preßform wird das Halbleiterchip 4 mit seiner durch die Schutzschicht 6 abgedeckten strukturierten Seite durch das elastische Element 3 fest auf das Unterteilt der Preßform gedrückt, so daß kein Preßstoff zv/ischan die Schutzschicht 6 und das Formunterteil 2 dringen kann. Das elastische Element 3 muß aus einem bei der Preßtemperatur formstabilen, elastischen Plast bestehen, beispielsweise aus Polytetrafluoräthylen (PTi1E).The thickness of the semiconductor chip 4 and the thickness of the elastic member 3 are together greater than the thickness of the substrate to be pressed (about 0.2, .. 0.3 mm), d. fcu, when closing the mold, the semiconductor chip 4 is pressed with its covered by the protective layer 6 structured side by the elastic member 3 firmly on the subdivided of the mold, so that no pressing zv / ischan the protective layer 6 and the mold base 2 can penetrate. The elastic element 3 must consist of a dimensionally stable in the pressing temperature, elastic Plast, such as polytetrafluoroethylene (PTi 1 E).
Bei der Verwendung von Halbleiterchips 4 mit Kontakthügeln auf dessen strukturierter Seite kann eine Schutzschicht entfallen» Beim Preßvorgang werden die Kontakthügel des Halbleiterchips 4 durch das elastische Element 3 so fest auf das Unterteil 2 gedrückt, daß sie frei von Preßstoff bleiben und außerdem niveaugleicii planiert und flächenhaft ausgebildet werden.When using semiconductor chips 4 with bumps on the structured side of a protective layer can be omitted »During the pressing process, the bumps of the semiconductor chip 4 are pressed by the elastic member 3 so firmly on the lower part 2 that they remain free of molding material and also leveled level and areal be formed.
In Fig. 2 ist ein nicht maßstabsgerechter Querschnitt durch eine gedruckte Schaltung dargestellt. In einem Substrat 7 ist das Halbleiterchip 4 eingepreßt, das mit Kontakthügeln versehen ist. Die Kontakthügel 9 sind mit Leiterbahnen 8 der gedruckten Schaltung unmittelbar verbunden* Die strukturierte Seite des Halbleiterchips 4 ist mit einer PreB-stoffschicht 10 abgedeckt, so daß keine zusätzliche Umhüllung erforderlich ist. Die Verbindung der Leiterbahnen 8 mit den KontakthügeIn 9 erfolgt gleichzeitig mit der Herstellung der Leiterbahnen 8, beispielsweise durch Siebdruck einer leitfähigen Paste mit nachfolgender Aushärtung.In Fig. 2 is shown a non-scale cross-section through a printed circuit. In a substrate 7, the semiconductor chip 4 is pressed, which is provided with bumps. The bumps 9 are directly connected to tracks 8 of the printed circuit * The structured side of the semiconductor chip 4 is covered with a PreB material layer 10, so that no additional enclosure is required. The connection of the conductor tracks 8 with the KontakthügeIn 9 takes place simultaneously with the production of the conductor tracks 8, for example by screen printing a conductive paste with subsequent curing.
In Fig. 3 ist das Halbleiterchip 4 mit Kontaktflächen 13 ' versehen. Dia für den Preßvorgang vorteilhafte dünne Schutzschicht 6 von etwa l/Um Dicke (Fig. 1) wird nach dem Preßvorgang von der gesamten Fläche des Halbleiterchips 4In Fig. 3, the semiconductor chip 4 is provided with contact surfaces 13 '. Dia for the pressing operation advantageous thin protective layer 6 of about l / Um thickness (Fig. 1) is after the pressing of the entire surface of the semiconductor chip 4th
„ 3 -"3 -
entfernt· Die Verbindung der Kontaktflächen 13 mit den Leiterbahnen 8 erfolgt mittels eines Drahtes 12 durch je eine-Bondverbindung 11 auf der Leiterbahn 8 und auf der Kontairfcflache 13 mittels einer bekannten Bcndt6chnologie, beispielsweise mittels Ultraschallbondens. Eine zusätzliche Umhüllung der strukturierten Seite des Halbl6iterchips 4 und der Bondverbindungen 11; 12j 13 ist zweckmäßig, um die Anordnung vor Umwelteinflüssen zu schützen« Diese zusätzliche Umhüllung ist in der Fig. 3 nicht dargestellt«The connection of the contact surfaces 13 with the conductor tracks 8 takes place by means of a wire 12 by one-bond connection 11 on the conductor track 8 and on the contact surface 13 by means of a known bonding technology, for example by means of ultrasonic bonding. An additional cladding of the structured side of the semiconductor chip 4 and the bonding connections 11; 12j 13 is expedient to protect the arrangement from environmental influences. "This additional enclosure is not shown in FIG.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD22244780A DD152025A1 (en) | 1980-07-07 | 1980-07-07 | SUBSTRATE FOR PRINTED CIRCUITS WITH INSERTED SEMICONDUCTOR CHIPS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD22244780A DD152025A1 (en) | 1980-07-07 | 1980-07-07 | SUBSTRATE FOR PRINTED CIRCUITS WITH INSERTED SEMICONDUCTOR CHIPS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD152025A1 true DD152025A1 (en) | 1981-11-11 |
Family
ID=5525194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD22244780A DD152025A1 (en) | 1980-07-07 | 1980-07-07 | SUBSTRATE FOR PRINTED CIRCUITS WITH INSERTED SEMICONDUCTOR CHIPS |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD152025A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001616A1 (en) * | 1991-07-10 | 1993-01-21 | Valtion Teknillinen Tutkimuskeskus | Method and mould for the manufacture of an injection moulded electronics module |
-
1980
- 1980-07-07 DD DD22244780A patent/DD152025A1/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001616A1 (en) * | 1991-07-10 | 1993-01-21 | Valtion Teknillinen Tutkimuskeskus | Method and mould for the manufacture of an injection moulded electronics module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69737375T2 (en) | Method for mounting an electronic component on a printed circuit board and system for carrying out the method | |
| DE2734439C2 (en) | ||
| DE69431023T2 (en) | Semiconductor structure and manufacturing method | |
| DE69426347T2 (en) | Method of mounting a semiconductor device on a circuit board and a circuit board with a semiconductor device thereon | |
| DE69819216T2 (en) | Unsupported ball connection for integrated circuit chip packaging | |
| DE69312983T2 (en) | Bump-shaped connection electrode on a substrate for flip-chip connection | |
| DE10045043A1 (en) | Semiconductor component used in e.g. mobile phone, mobile information unit, has intermediate connection which couples electrodes on semiconductor component to connection electrodes of resin component | |
| DE19743767A1 (en) | Surface mountable semiconductor chip housing | |
| DE2345149A1 (en) | ELECTRONIC HYBRID COMPONENT WITH SEMI-CONDUCTOR CHIPS | |
| DE102010047646A1 (en) | Resin sealed electronic control device and method of making the same | |
| DE19651566A1 (en) | Chip module and method for its production | |
| DE10027852A1 (en) | Method for arranging a semiconductor chip on a substrate and semiconductor element suitable for arranging on a substrate | |
| WO1997044823A1 (en) | Substrate for a semiconductor chip | |
| DE3888129T2 (en) | Method of connecting an electrode. | |
| DE69722661T2 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE19532755C1 (en) | Chip module for chip card used as telephone or identification card | |
| DE19920444B4 (en) | Method for producing a semiconductor device and semiconductor device | |
| DE19541039A1 (en) | Chip module e.g. for chip card | |
| DE3917707A1 (en) | Electronic chip module - with contacting provided by thickened chip connection regions opposite reed contacts | |
| DE2306288A1 (en) | CARRIER FOR INTEGRATED CIRCUITS | |
| DE102006024147B3 (en) | An electronic module including a semiconductor device package and a semiconductor chip and method of making the same | |
| DE2703338C2 (en) | ||
| DD152025A1 (en) | SUBSTRATE FOR PRINTED CIRCUITS WITH INSERTED SEMICONDUCTOR CHIPS | |
| DE3326968A1 (en) | Support member made of thermoplastic material having metallic conductors applied by hot embossing | |
| DE102019132852B4 (en) | Method for producing a conductor structure element and conductor structure element |