DD149273A1

DD149273A1 - PULSE POSITION DETECTOR

Info

Publication number: DD149273A1
Application number: DD21912380A
Authority: DD
Inventors: Erich Haupt; Gotthard Lasch; Bernd Schoenfeld
Original assignee: Erich Haupt; Gotthard Lasch; Bernd Schoenfeld
Priority date: 1980-02-19
Filing date: 1980-02-19
Publication date: 1981-07-01

Abstract

Schaltungsanordnung zum Erkennen der relativen Lage zweier Impulsflanken bei gleicher Frequenz. Erzielung einer Meszgenauigkeit besser als die Flankensteilheit der zu messenden Impulse. Erkennung des genauen Uebergangs von einer Phasenlage zur entgegengesetzten. Das erste/zweite Signal und das zweite/erste negierte und verzoegerte Signal werden je einem Gatter zugefuehrt. Zwei weitere an die Ausgaenge der ersten Gatter angeschlossene Gatter werden von einem Signal gesteuert, das durch disjunktive Verknuepfung und Verzoegerung beider Signale erzeugt wird. Die Ausgaenge der zweiten Gatter fuehren auf Integrierglieder, denen ein Differenzverstaerker nachgeschaltet ist.Circuit arrangement for detecting the relative position of two pulse edges at the same frequency. Achieving a Meszgenauigkeit better than the edge steepness of the pulses to be measured. Recognition of the exact transition from one phase position to the opposite. The first / second signal and the second / first negated and delayed signal are each supplied to a gate. Two more gates connected to the outputs of the first gates are controlled by a signal generated by disjunctive connection and delay of both signals. The outputs of the second gates lead to integrators, which is followed by a Differenzverstaerker.

Description

-A--A-

Titel der Erfindung IinpulslagedetektorTitle of the Invention Pulmonary Position Detector

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen der relativen lage zweier Impulsflanken zueinander. Sie wird bei periodisch wiederkehrenden Vorgängen angewendet. Diese Einschränkung ist ähnlich derjenigen, wie sie bei der Anwendung von Samplingoszillografen bekannt ist. Die Erfindung ermöglicht die Anzeige, ob eine Impulsflanke vor oder nach einer Bezugs-Impulsflanke erscheint. Sie kann dort angewendet v/erden, wo hohe Anforderungen an den Übergangsbereich gestellt werden. Gefordert werden solche Eigenschaften z. B. in der automatischen Meß- bzw. Abgleicheinrichtung der Taktversorgung einer Datenverarbeitungsanlage.The invention relates to a circuit arrangement for detecting the relative position of two pulse edges to each other. It is used for periodically recurring tasks. This limitation is similar to that known in the application of sampling oscillographs. The invention enables the indication of whether a pulse edge appears before or after a reference pulse edge. It can be used where high demands are placed on the transition area. Required are such properties z. B. in the automatic measuring or balancing the clock supply of a data processing system.

Charakteristik der bekannten technischen Lösungen Es sind Schaltungsanordnungen zum Phasenvergleich zweier Impulsfolgen bekannt (DE-PS 911 853, DE-OS 26 25 545), deren Genauigkeit bzw. Empfindlichkeit stark von der Grenzfrequenz bzw. Impulsflankensteilheit der verwendeten Bauelemente abhängt. Die Bauelemente müssen entsprechend der geforderten Meßgenauigkeit umschalten können, da das Ergebnis jedesmal aus einem Meßvorgang gebildet wird. So wird z. B. nach der Schaltung in der DE-PS 911 853 ein Kondensator über ein Differenzierglied geladen und über ein zweites Differenzierglied entladen. Wenn die zu vergleichenden Planken benachbart sind, wird der Kondensator in schnellem Y/echsel geladen und entladen. Der Geschwindigkeit des Wechsels sind aber Grenzen gesetzt. Wenn die zu vergleichenden Impulse periodisch auftreten, wird hier im Grunde die Möglichkeit nicht genutzt, das Meßergebnis aus mehreren Messungen zu ermitteln.Characteristic of the known technical solutions Circuit arrangements for phase comparison of two pulse sequences are known (DE-PS 911 853, DE-OS 26 25 545) whose accuracy or sensitivity depends strongly on the cutoff frequency or pulse edge steepness of the components used. The components must be able to switch according to the required accuracy, since the result is formed each time from a measurement process. So z. B. after the circuit in DE-PS 911 853 a capacitor is charged via a differentiating element and discharged via a second differentiating element. If the planks to be compared are adjacent, the capacitor is charged and discharged in rapid alternation. However, the speed of change is limited. If the pulses to be compared occur periodically, the possibility of determining the measurement result from several measurements is basically not used here.

Ziel der ErfindungObject of the invention

Das Ziel der Erfindung besteht darin, mit den im System üblichen Bauelementen die Meßaufgaben zu ermöglichen, Die Meßgenauigkeit soll etwa eine Größenordnung besser sein als die Gatterlaufzeit bzw. Flankensteilheit der zu messenden Impulse.The aim of the invention is to enable the measuring tasks with the usual components in the system, the accuracy should be about one order of magnitude better than the gate running time or edge steepness of the pulses to be measured.

Wesen der ErfindungEssence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die die Phasenlage zweier Impulse zueinander genau erkennt« Y/enn die Phasenlage zwischen einer ,Referenzimpuls- und Meßimpulsfolge kontinuierlich oder in kleinen Rasterschritten verändert wird, soll der genaue Übergang von einer Phasenlage zur entgegengesetzten erkannt werden.The invention has for its object to provide a circuit arrangement which accurately detects the phase relationship of two pulses to each other «/ hen the phase position between a reference pulse and Meßimpulsfolge is changed continuously or in small increments, the exact transition from one phase to the opposite be recognized.

Erfindungsgemaß wird die Aufgabe durch die Merkmale des Erfindung san spru chs gelöstAccording to the invention, the object is achieved by the features of the invention san spru chs

Ausführungsbeispiel In der Zeichnung stellen dar: Pig. 1: das Zeitdiagramm für ein Beispiel der Eingangsimpulse Exemplary embodiment In the drawing: Pig. 1: the timing diagram for an example of the input pulses

A vor B und den logischen Prinzipaufbau der Schaltung, Pig. 2: Beispiel eines Integriergliedes, wie es in Pig. 3A before B and the logical principle of the circuit, Pig. 2: Example of an integrator, as described in Pig. 3

verwendet v/erden kann, Pig. 3: Ausführung einer kompletten Schaltung.can be used, Pig. 3: Execution of a complete circuit.

Die Erfindung geht von der Erkenntnis aus, daß gerade im kritischen Bereich der Phasenlage der Impulse, d. h. im Umschaltbereich, in der Schaltungsanordnung Signale mit einer !Dachlänge verarbeitet werden, die langer als die Mindestdachlänge ist, die von den Baustufen weitergeleitet werden kann. Zu diesem Zweck werden aus den beiden zu vergleichenden Impulsfolgen A und B deren negierte Signale (A, B) erzeugt. Die "Verzögerung des negierten zum echten Meßsignal muß größer als die von den logischen Baustufen übertragbare Mindestdach— länge gemacht werden. Dann werden durch logische Verknüpfung. die Signale A . B und A . B erzeugt. Je nach Phasenlage undThe invention is based on the recognition that just in the critical region of the phase position of the pulses, d. H. in the switching area, in the circuit arrangement signals are processed with a roof length that is longer than the minimum roof length that can be passed on by the construction stages. For this purpose, their negated signals (A, B) are generated from the two pulse trains A and B to be compared. The "delay of the negated to the real measuring signal must be made greater than the minimum roof length which can be transmitted by the logical construction stages." Then the signals A, B and A, B are generated by logic operation

Verzögerung der negierten Signale werden zwei Impulse mit unterschiedlieher Dachlänge entstehen. Kommt die Planke des Impulses A viel früher als die des Impulses B, so ist die Dachlänge des Impulses A . B groß und die andere klein oder nicht vorhanden. Entsprechendes gilt für den umgekehrten Pail. Liegen die Impulsvorderflanken von A und B jedoch dicht benachbart 5 ΐ/erden die beiden Signale A . B und A . B auch etwa gleich lang sein.Delaying the negated signals will produce two pulses with different roof length. If the plank of the momentum A comes much earlier than that of the momentum B, the length of the roof of the momentum A is. B big and the other small or nonexistent. The same applies to the reverse Pail. However, if the pulse leading edges of A and B are close to each other 5 ΐ / ground the two signals A. B and A. B also be about the same length.

Durch Integration dieser beiden Impulse entstehen zwei Gleichspannungen, deren Pegel proportional der jeweiligen Dachlänge sind. Die folgenden Impulse vergrößern noch den Unterschied der beiden Ausgangsspannungen der Integrierglieder. In einem Differenzverstärker werden die beiden Pegel verglichen. Das Vergleichsergebnis gibt dann an, ob A vor B oder B vor A auftritt.Integrating these two pulses produces two DC voltages whose levels are proportional to the length of the roof. The following pulses increase the difference between the two output voltages of the integrators. In a differential amplifier, the two levels are compared. The comparison result then indicates whether A occurs before B or B before A.

Diese Schaltungsanordnung muß noch ergänzt v/erden: Da die Bückflanken der Impulse A und B nicht notwendigerweise gleichzeitig auftreten, entstehen wiederum die Impulse A . B und I , B zu einem nicht gewünschten Zeitpunkt. Damit diese Impulse nicht in die Integrierglieder gelangen, wird eine Steuerspannung gebildet. Diese Steuerspannung verhindert oder erlaubt das Y.^reiterleiten der Impulse A . B und A . B auf die Integrierglieder. Gebildet wird diese Steuerspannung durch Oderung der Signale A und B mit anschließender Verzögerung. In die Steuerspannung können auch andere externe Steuersignale einbezogen werden, die den Beitrag zum Vergleichsergebnis verhindern bzw. erlauben sollen.This circuit arrangement must be supplemented v / ground: Since the trailing edges of the pulses A and B do not necessarily occur simultaneously, in turn, the pulses A arise. B and I, B at an unwanted time. So that these pulses do not reach the integrators, a control voltage is formed. This control voltage prevents or allows the Y. ^r egerleiten the pulses A. B and A. B on the integrators. This control voltage is formed by ORing the signals A and B with subsequent delay. In the control voltage and other external control signals can be included, which should prevent or allow the contribution to the comparison result.

Die Figur 1 zeigt im Zeitdiagramm ein Beispiel für den Verlauf der Impulsvorderflanken A vor B. Die Entstehung der Impulse A und B durch Negation der Impulse A und B mit anschließender Verzögerung ist in Pig. 1 nicht dargestellt. In den UND-Schaltungen 11, 12 werden Impulse unterschiedlicher Dachlänge entstehen. Mit der NOS-Sehaltung 15 und dein Verzögerungsglied 16 wird die Steuerspannung S gebildet. Sie gibt den Auswertebereich für die Impulse aus den UND-Schaltungen 11, 12 an. Die Impulslängen aus den UND-Schaltungen 13, 14 werden miteinander verglichen, indem sie durch Integration über der Zeit in den Integrationsgliedern 17, 18 in Gleichspannungen umge-FIG. 1 shows in the time diagram an example of the progression of the pulse leading edges A to B. The formation of the pulses A and B by negation of the pulses A and B with subsequent delay is indicated in FIG. 1 not shown. In the AND circuits 11, 12 pulses of different roof length will arise. With the NOS circuit 15 and your delay element 16, the control voltage S is formed. It indicates the evaluation range for the pulses from the AND circuits 11, 12. The pulse lengths from the AND circuits 13, 14 are compared with one another by converting them into DC voltages by integration over time in the integration elements 17, 18.

setzt werden, die im Signalpegelvergleicher 19 ausgewertet werden. Ist der Impuls A länger als B, so wird das Ergebnis nicht verändert, da S = 0 bleibt bis A und B Null sind. Ist nur A (B) vorhanden und B (A) bleibt !TuI1, so entsteht das Ergebnis A vor B (B vor A).are set, which are evaluated in the signal level comparator 19. If the pulse A is longer than B, the result is not changed, since S = 0 remains until A and B are zero. If only A (B) is present and B (A) remains! TuI1, then the result A arises before B (B before A).

Die Pig. 2 zeigt ein Beispiel für Integrationsglieder 315, 316, wie sie in der Pig.» 3 angewendet werden können. Ist der Ausgang des Gatters 21 auf Η-Pegel, so wird der Kondensator 23 über die Innenwiderstände des Gatters 21 und der Diode 22 aufgeladen. Entspricht die Zeitkonstante etwa der Impulslänge aus den MD-Schaltungen 11 und 12 bei Flankendeckung A=B der Pig. 1, so ist eine gute Abhängigkeit zwischen Impulslänge und Ausgangsspannung ersichtlich. Der Widerstand 26 soll ein Wirken der Schaltung als Spitzengleichrichter verhindern. Die Pig« 3 zeigt ein Realisierungsbeispiel der Figur 1. Die Negation und Verzögerung der Signale A und B erfolgt in den Gattern 303 bis 308. Die Ausgänge der Gatter 311, 312 entsprechen den Ausgängen der UND-Schaltungen 11, 12 in Pig. 1. Die Steuerspannung S wird mrt den Gattern 317 bis 320 gebildet. Als Signalpegelvergleicher wird ein Differenzverstärker 321 verwendet. Sollen nicht nur Low-High Planken miteinander verglichen werden, so können Exclusiv-ODER-Schaltungen 301, zusätzlich verwendet werden. Mit den Steuerspannungen S. und Sp kann der Vergleich beliebiger Planken der Impulse A¹ und B' erreicht v/erden. Die Esclusiv-ODSR-Schaltung kann auch deshalb vorteilhaft angewendet werden, weil nur geringe laufzeitunterschiede zwischen A¹ und A auftreten, egal ob die Negation von A^f gebildet werden soll oder nicht.The pig. 2 shows an example of integrators 315, 316, as they can be applied in the Pig. If the output of the gate 21 is at Η level, the capacitor 23 is charged via the internal resistances of the gate 21 and the diode 22. Corresponds to the time constant about the pulse length from the MD circuits 11 and 12 at edge coverage A = B of the pig. 1, a good dependence between pulse length and output voltage can be seen. The resistor 26 is intended to prevent the circuit from acting as a peak rectifier. FIG. 3 shows an implementation example of FIG. 1. The negation and delay of the signals A and B takes place in the gates 303 to 308. The outputs of the gates 311, 312 correspond to the outputs of the AND circuits 11, 12 in Pig. 1. The control voltage S is mrt the gates 317 to 320 formed. As the signal level comparator, a differential amplifier 321 is used. If not only low-high planks are to be compared with each other, exclusive-OR circuits 301 can additionally be used. With the control voltages S. and Sp, the comparison of arbitrary planks of the pulses A ¹ and B 'can be achieved. The Esclusiv ODSR circuit can also be used advantageously because there are only small differences in runtime between A ¹ and A, regardless of whether the negation of A ^{f is to be} formed or not.

Eine weitere Verbesserung der Schaltungsanordnung wird erreicht, wenn die Gatter paarweise auf einem Chip realisiert sind (301 mit 302, 303 mit 304, usw.)·A further improvement of the circuit arrangement is achieved if the gates are implemented in pairs on a chip (301 with 302, 303 with 304, etc.).

Claims

_ 5 _ 2-19 1 23

Invention claim:

1. Circuit arrangement for detecting the relative position of two pulse edges of a first and a second pulse train

"^ equal frequency with logic circuits and a differential amplifier, characterized in that .- 'the first / second signal (A, B) and the second / first negated and delayed signal (B, A) each an AND switch

Be fed tion (1 · 1, 12),

the outputs of both AND circuits (11, 12) are connected to two further AND circuits (13-14) and two further inputs of these AND circuits (13-14) are connected via a delay element (i6) to a NOR gate; Circuit (15) are connected to which the two signals are supplied,

- The two second AND circuits (13 _} 14) integrators (17, 18) and these a signal level comparator (19) are connected downstream.

2. Circuit arrangement according to item 1, characterized in that the delay of the two negated input signals is chosen to be at least as large that arise at plank coverage of the input signals to the following gates and especially at the input of the integrators still fully formed pulses.

3. Circuit arrangement according to Punkt'1 and 2, characterized in that are used as delay elements in Heihe switched negators or other logical stages of construction.

4. Circuitry for selectively V'eiterleiten the real or negated signal with a small delay difference, characterized in that the following input an ExeIusiv ODEE circuit (301, 302) is connected upstream, whose second input is connected to a control voltage.

5. Circuit arrangement according to item 1, characterized in that in the integrator ein.Ableitwiderstand (26) is used, which leads to a decrease in the output voltage in the absence of an input pulse.

6. Circuit arrangement according to item 1, characterized in that the output levels of the integrators (315, 316) are compared in a differential amplifier (321).