CZ305992B6 - Zařízení pro měření rezonanční frekvence strunových tenzometrických snímačů s dvouvodičovým připojením a automatickým nastavením - Google Patents

Abstract

Systém pracuje na principu měření tlumených kmitů snímačů se synchronním buzením. Budicí pulzy jsou generovány procesorem (12), který v závislosti na vlastnostech připojeného snímače (2) mění jejich velikost, počet, periodu a četnost. Procesor (12) řídí i celou činnost systému, což značně zvyšuje jeho flexibilitu. Na základě měření míry vybuzení a úrovně indukovaného napětí při dokmitávání struny nastavuje procesor (12) také odpovídající velikost zesílení rozdílového zesilovače (4) a přelaďuje úzkopásmový SC filtr (6). Díky tomu je systém schopen účinně vybudit a identifikovat obrovskou škálu různých typů snímačů. Prvotní hledání rezonančního kmitočtu v nesynchronním stavu je založeno na frekvenční analýze prováděné také procesorem (12) z nasnímané impulzní odezvy snímače (2). Vlastní budič (1) je doplněn proudovou ochranou proti zkratu. Díky můstkové konstrukci budiče (1) lze velmi účinně vybudit snímač (2) a následný zesilovač indukovaného napětí konstruovat jako vstupní rozdílový zesilovač (4), zesilující užitečný indukovaný signál s potlačením souhlasného rušení.

Description

Zařízení pro měření rezonanční frekvence strunových tenzometrických snímačů s dvouvodičovým připojením a automatickým nastavením

Oblast techniky

Předkládané řešení se týká zařízení pro měření frekvence vlastních kmitů strunových tenzometrických snímačů s dvouvodičovým připojením a popisuje vylepšený princip zařízení s automatickým nastavením parametrů pro buzení i snímání kmitů strunových tenzometrických snímačů.

Dosavadní stav techniky

Funkce stávajících budičů jednocívkových snímačů vychází ze známého principu, kdy se kmity struny vybudí pulzem v budicí cívce a následně se snímá napětí generované v cívce vlivem dokmitávání struny. Zde existují různé modifikace. Například místo jednoho pulzu lze použít sérii pulzů, aby se dosáhlo dobrého vybuzení struny. Pokud bylo v některých typech budičů použito buzení sérií pulzů, jednalo se vždy o systémy s minimálními možnostmi modifikace parametrů. Většina komerčně používaných budičů je koncipována vždy pro malý okruh většinou firemních snímačů a nelze je použít pro všechny typy snímačů nebo s nimi nelze dosáhnout optimálního vybuzení struny. Přesná zapojeni firemních budičů jsou většinou nedostupná, ale lze konstatovat, že se jedná většinou pouze o tento jednoduchý princip realizovaný výše uvedeným způsobem.

Princip popsaný v patentech CZ 298 425 a CZ 300 136 je založen na uvedeném vybuzení struny pulzem, přičemž k zesílení indukovaného signálu se využívá jednak rozdílového zesilovače s pevně daným zesílením a zesilovacího aktivního RC filtru typu pásmová propust, jednak přeladitelného úzkopásmového zesilovacího SC filtru. Tento filtr je realizován technikou spínaných kapacitorů a je přelaďován kmitočtem fázového závěsu, který je v synchronním stavu přesně naladěn na násobek rezonančního kmitočtu struny. Pro správnou funkci celého zařízení je nutný blok ovládání, který jednak řídí uvedené bloky, jednak zajistí přechod do synchronního stavu po zapnutí zařízení nebo připojení snímače.

Pro přechod do synchronního stavu je nutné naladit oscilátor fázového závěsu na požadovaný kmitočet tak, aby byl přeladitelný ůzkopásmový zesilovací filtr naladěn právě na rezonanční kmitočet struny snímače. To zajišťuje, jak bylo uvedeno, blok ovládání. Oscilátor fázového závěsu je přelaďován pomocí pomaloběžného generátoru, přičemž snímač je buzen prostřednictvím pulzů z řídicího obvodu. Zároveň je sledována velikost indukovaného napětí po průchodu filtry. Pokud toto napětí dosáhne požadované úrovně, znamená to, že přeladitelný ůzkopásmový zesilovací filtr, resp. oscilátor fázového závěsu je správně naladěn a obvod se přepne do synchronního stavu. Oscilátor fázového závěsu se začne řídit výstupem fázového detektoru závěsu, který porovnává jednak kmitočet indukovaného signálu struny a jednak příslušně vydělený kmitočet oscilátoru fázového závěsu. Dělicí poměr děliče kmitočtu je shodný s poměrem kmitočtu středu propustného pásma přeladitelného úzkopásmového zesilovacího filtru kjeho ladicímu kmitočtu. Při přechodu do synchronního stavu se smyčka fázového závěsu uzavře a ten je řízen přímo kmitočtem zesíleného signálu struny. Budicí pulzy jsou pak odvozeny ze signálu oscilátoru fázového závěsu pomocí děličky kmitočtu a řízeného čítače. Budicí obvod je aktivován prostřednictvím komparátoru v závislosti na velikosti indukovaného napětí, zesíleného v kaskádě filtrů. Pokud toto napětí klesne pod nastavenou mez, tedy když struna snímače již kmitá s malou amplitudou, komparátor aktivuje čítač, jehož pulzy je řízen vlastní budič snímače, čímž dojde ke znovuvybuzení struny.

Uvedený princip je použitelný na buzení většiny vyráběných typů snímačů, na jejichž vlastnosti, jako je rezonanční kmitočet struny a dekrement útlumu kmitů, se adaptuje. Má však i jisté nevýhody. Mezi ty patří konstantní míra vybuzení struny a pevně dané zesílení zesilovačů a filtrů v signálové cestě. Díky tomu není možná adaptace na různou velikost elektromechanické vazby

- 1 CZ 305992 B6 mezi strunou a elektromagnetickým systémem snímače. Uvedené parametry jsou voleny kompromisně tak, aby se dosáhlo dobrého vybuzení u převážné většiny snímačů. U některých typů snímačů však může docházet k přebuzení a možné saturaci signálu při průchodu filtry, což vede k větší chybě měření kmitočtu. Naopak u některých snímačů může být vybuzení nedostatečné, což vede na malý a zašuměný signál na konci signálové cesty, a tím i k nezachycení fázového závěsu a selhání celého měření. Další nevýhodou uvedeného systému je i pomalé zachycení systému, které je dáno rychlostí pomaloběžného generátoru ve fázi hledání rezonančního kmitočtu struny. Tyto nevýhody odstraňuje dále popisovaná úprava zařízení.

Podstata vynálezu

Výše uvedené nevýhody odstraňuje zařízení pro kontinuální měření kmitů strunových tenzometrických snímačů s dvouvodičovým připojením a automatickým nastavením podle předkládaného řešení. Toto zařízení vychází z CZ patentů 298 425 a CZ 300 136 a jeho společná část je tvořena budičem, k němuž je připojen vlastní snímač, a který je dále propojen přes blok ochran se vstupním rozdílovým zesilovačem. Výstup rozdílového zesilovače je přes zesilovací aktivní RC filtr typu pásmová propust s pevně daným propustným pásmem připojen na vstup přeladitelného úzkopásmového zesilovacího SC filtr, jehož výstup je přes filtr typu dolní propust a přes první střídavě vázaný zesilovač připojen na komparátor.

Podstatou nového řešení je, že činnost celého zařízení je řízena procesorem, přičemž na jeho první vstup je připojen signál FREQIN z výstupu komparátoru. Na druhý vstup procesoru je připojen výstup A/D převodníku, na jehož první vstup je připojen signálem LEVELIN výstup prvního střídavě vázaného zesilovače a na druhý vstup A/D převodníku je připojen signálem FFT IN výstup druhého střídavě vázaného zesilovače, jehož vstup je napojen na výstup zesilovacího aktivního RC filtru typu pásmová propust s pevně daným propustným pásmem. Na třetí vstup procesoru je pak připojen výstup signálu OVERCURRENT proudové ochrany budiče. Procesor je dále propojen se vstupy budiče, a to prvním řídicím výstupem se vstupem signálu OVERCURRENT_RESET, druhým řídicím výstupem se vstupem signálu EXCT POS a třetím řídicím výstupem se vstupem signálu EXCT_NEG. Svým čtvrtým řídicím výstupem je procesor spojen s blokem ochran, pátým řídicím výstupem se vstupem signálu G SET pro nastavení zisku vstupního rozdílového zesilovače, který je zde realizován jako rozdílový zesilovač s proměnným ziskem, šestým řídicím výstupem se vstupem hodinového signálu f_clk zesilovacího SC filtru 6, sedmým řídicím výstupem se vstupem signálu COMP ENABLE komparátoru a osmým řídicím výstupem se vstupem signálu BOOST zdrojového bloku napájeného z baterie. Řízený výstup +Vcc zdrojového bloku je připojen do bloku budiče. Samotný budič je tvořen oddělovacím obvodem, který je spojen s řídicími vstupy všech spínacích tranzistorů v můstkovém zapojení. Source prvního P-kanálového tranzistoru je spojen se sourcem druhého P-kanálového tranzistoru a přes první rezistor je připojen na budicí napětí. Drain prvního P-kanálového tranzistoru je spojen jednak s drainem prvního N-kanálového tranzistoru, jednak s první svorkou snímače. Dále je source prvního N-kanálového tranzistoru spojen se zemní svorkou GND PWR a také se sourcem druhého N-kanálového tranzistoru. Drain druhého N-kanálového tranzistoru je spojen jednak s drainem druhého P-kanálového tranzistoru a jednak s druhou svorkou snímače. Mezi svorky snímače je zapojen diak. Paralelně k prvnímu rezistoruje přes druhý rezistor připojen bázový přechod PNP tranzistoru. Emitor tohoto tranzistoru je připojen na budicí napětí +Vcc a jeho kolektor je připojen přes třetí rezistor jednak na paralelní kombinaci čtvrtého rezistoru a prvního kondenzátorů, která je spolu s emitorem NPN tranzistoru uzemněna na zemnicí svorku (GNDDIG) ajednak na bázi NPN tranzistoru, jehož kolektor je připojen jednak přes pátý rezistor na napájecí napětí +5V DIG a jednak na oba vstupy prvního dvouvstupového hradla typu NAND. Mezi jeho vstupy a zemní svorku GND DIG je připojen druhý kondenzátor. Výstup prvního hradla typu NAND je připojen na jeden vstup druhého dvouvstupového hradla typu NAND, jehož druhý vstup je připojen na výstup signálu OVERCURRENT_RESET procesoru, a který je dále připojen do oddělovacího obvodu a na resetovací vstup RS klopného obvodu.

-2CZ 305992 B6

RS klopný obvod je tvořen třetím a čtvrtým dvouvstupovým hradlem typu NAND. Na výstup druhého dvouvstupového hradla typu NAND je připojen nastavovací vstup tohoto RS klopného obvodu a jeho výstup OVERCURRENT je připojen jak na vstup oddělovacího obvodu, tak procesoru. Výstup signálu (EXCT POS) a výstup signálu (EXCT NEG) procesoru jsou rovněž připojeny na vstupy oddělovacího obvodu.

Ve srovnání s řešeními, která jsou předmětem předchozích patentů CZ 298 425 a CZ 300 136, zůstává hlavní princip zařízení nezměněn. Mění se však zcela zásadně princip hledání rezonančního kmitočtu v nesynchronním stavu a také řízení činnosti jednotlivých bloků. To je mnohem flexibilnější a díky tomu je systém schopen účinně vybudit a identifikovat obrovskou škálu různých typů snímačů. Prvotní hledání rezonančního kmitočtu je založeno na frekvenční analýze. Toto řešení je na rozdíl od předchozího řešení s pomaloběžným generátorem výrazně rychlejší a vhledem ke kompletní analýze je vždy určena základní harmonická struny. Dále je zde, oproti výše uvedeným známým řešením, kompletně vypuštěn fázový závěs i pomaloběžný generátor, stejně jako druhý komparátor a všechny další obvody původní ovládací jednotky. Ty jsou nahrazeny řídicím procesorem s analogově digitálním převodníkem. Toto řešení je obvodově jednodušší a přitom univerzálnější - systém na základě měření odezev za oběma střídavě vázanými zesilovači upravuje svoje parametry tak, aby vybuzení bylo optimální pro širokou škálu typů snímačů, čímž je dosaženo i přesnější určení rezonančního kmitočtu. Rozdílový zesilovač nového řešení umožňuje změnu svého zisku, budič nově obsahuje proudové ochrany a řešení využívá i nové bloky, které jsou včetně propojení popsány v příkladech uskutečnění vynálezu.

Objasnění výkresů

Úprava zařízení pro kontinuální měření kmitů strunových tenzometrických snímačů s dvouvodičovým připojením podle předkládaného řešení bude blíže popsána na přiložených výkresech. Na obr. 1 je uvedeno celkové blokové schéma zařízení předkládaného řešení. Konkrétní obvodové zapojení vybrané části vlastního budiče ukazuje obr. 2. Na něm je uvedena konkrétní implementace spínacích tranzistorů budiče a část proudové ochrany spínačů. Řídicí obvod spínačů není rozkreslen a je ve schématu začleněn jako blok CC.

Příklady uskutečnění vynálezu

Celé zařízení vychází, jak bylo uvedeno, z modifikace systémů popsaných v CZ 298 425 a CZ 300 136. Mění se však podstatně řízení činnosti celého systému, které zajišťuje procesor. Pomocí něho jsou analyzovány vybrané signály řetězce a podle výsledků analýzy je upravována činnost některých bloků včetně generování pulzů pro vlastní budič tak, aby buzení snímače bylo optimální. S tím je spojena i úprava zapojení vlastního budiče vstupního zesilovače, které umožňuje měnit budicí napětí a zahrnuje i proudovou ochranu spínacích tranzistorů proti proudovému přetížení. Upraveno je také zapojení rozdílového zesilovače, které nyní umožňuje měnit zesílení pomocí digitálních signálů procesoru.

Zařízení obsahuje budič 1, k němuž je připojen vlastní snímač 2, který je propojen přes blok 3 ochran se vstupním rozdílovým zesilovačem 4 s proměnným ziskem. Výstup rozdílového zesilovače 4 vede přes zesilovací aktivní RC filtr 5 typu pásmová propust s pevně daným propustným pásmem na vstup přeladitelného úzkopásmového zesilovacího SC filtru 6, jehož výstup je přes filtr 7 typu dolní propust připojen na první střídavě vázaný zesilovač 8 a dále na vstup komparátoru 9. Potud se zapojení shoduje s již známými zařízeními. Nově je na výstup zesilovacího aktivního RC filtru 5 typu pásmová propust s pevně daným propustným pásmem připojen vstup druhého střídavě vázaného zesilovače 10. Výstup komparátoru 9 je nyní zapojen na první vstup procesoru 12 a na první vstup A/D převodníku 11 je připojen výstup prvního střídavě vázaného zesilovače 8. Na druhý vstup A/D převodníku 11 je připojen výstup druhého střídavě vázaného zesilovače 10. Výstup A/D převodníku 11 je připojen na druhý vstup procesoru 12, na jehož třetí

-3CZ 305992 B6 vstup je připojen výstup signálu OVERCURRENT proudové ochrany budiče 1. Procesor 12 je dále propojen řídicími výstupy s ostatními bloky zařízení. Svým prvním řídicím výstupem je propojen se vstupem signálu OVERCURRENT RESET budiče 1, druhým řídicím výstupem se vstupem signálu EXCT POS budiče 1, třetím řídicím výstupem se vstupem signálu EXCT NEG budiče 1, čtvrtým řídicím výstupem se vstupem bloku ochran 3, pátým řídicím výstupem se vstupem signálu G SET vstupního rozdílového zesilovače 4, který je realizován jako rozdílový zesilovač s proměnným ziskem, šestým řídicím výstupem se vstupem hodinového signálu f clk zesilovacího SC filtru 6, sedmým řídicím výstupem se vstupem signálu COMP ENABLE komparátoru 9 a osmým řídicím výstupem se vstupem signálu BOOST zdrojového bloku 13 napájeného z baterie. Řízený výstup zdrojového bloku 13 je připojen do bloku budiče 1.

Budič 1 obsahuje oddělovací obvodem CC, který je spojen s řídicími vstupy všech spínacích tranzistorů Ml, M2, M3, M4 v můstkovém zapojení. Source prvního P-kanálového tranzistoru Ml je spojen se sourcem druhého P-kanálového tranzistoru M3 a přes první rezistor Rl je připojen na budicí napětí +Vcc. Drain prvního P-kanálového tranzistoru Ml je spojen jednak s drainem prvního N-kanálového tranzistoru M2 a jednak s první svorkou SI snímače 2. Dále je source prvního N-kanálového tranzistoru M2 spojen se zemní svorkou GND PWR a také se sourcem druhého N-kanálového tranzistoru M4. Drain druhého N-kanálového tranzistoru M4 je spojen jednak s drainem druhého P-kanálového tranzistoru M3 a jednak s druhou svorkou S2 snímače 2. Mezi svorky SI a S2 je zapojen diak DL Paralelně k prvnímu rezistoru Rl je přes druhý rezistor R2 připojen bázový přechod PNP tranzistoru TI. Emitor PNP tranzistoru TI je připojen na budicí napětí +Vcc a jeho kolektor je připojen přes třetí rezistor R3 jednak na paralelní kombinaci čtvrtého rezistoru R4 a prvního kondenzátorů CL která je spolu s emitorem NPN tranzistoru T2 uzemněna na zemnicí svorku GND DIG a jednak na bázi NPN tranzistoru T2. Kolektor NPN tranzistoru T2 je připojen jednak přes pátý rezistor R5 na napájecí napětí +5V DIG a jednak na oba vstupy prvního dvouvstupového hradla A typu NAND, kde mezi jeho vstupy a zemní svorku GND DIG je připojen druhý kondenzátor C2. Výstup prvního dvouvstupového hradla A typu NAND je připojen na jeden vstup druhého dvouvstupového hradla B typu NAND, jehož druhý vstup je připojen na výstup signálu OVERCURRENT RESET procesoru 12, a který je dále připojen do oddělovacího obvodu CC a na resetovací vstup RS klopného obvodu. RS klopný obvod je tvořen třetím dvouvstupovým hradlem C typu NAND a čtvrtým dvouvstupovým hradlem D typu NAND. Na výstup druhého dvouvstupového hradla B typu NAND je připojen nastavovací vstup tohoto RS klopného obvodu a jeho výstup OVERCURRENT je připojen jak na vstup oddělovacího obvodu CC, tak na vstup procesoru 12, jehož výstup signálu EXCT POS a výstup signálu EXCT NEG jsou rovněž připojeny na vstupy oddělovacího obvodu CC.

Činnost celého zařízení je řízena pomocí procesoru 12. Ten generuje signály EXCT NEG a EXCT NEG, jejichž prostřednictvím řídí spínání tranzistorů Ml, M2, M3, M4 můstku budiče 1. Tyto tranzistory ML M2, M3, M4 pak přes svorky SI a S2 budiče 1 střídavě připojují cívku snímače 2 na budicí napětí +Vcc, čímž se vybudí struna snímače 2. Budicí napětí +Vcc je generováno ve zdrojovém bloku 13 z baterie +BATT. Velikost budicího napětí +Vcc je přepínaná procesorem 12 prostřednictvím signálu BOOST.

Nové řešení používá pro buzení v synchronním stavu, kdy je rezonanční kmitočet struny snímače 2 známý, osvědčený způsob pomocí série pulzů. Tento způsob je na rozdíl od jednoho budicího pulzu mnohem efektivnější a lze jím dostatečně vybudit i snímače se slabou elektromechanickou vazbou. Na rozdíl od původního řešení je však počet pulzů i jejich velikost proměnná. Spolu s kmitočtem pulzů jsou tyto parametry nastavovány procesorem 12 na základě vlastností snímače 2, respektive na základě vyhodnocované velikosti indukovaného napětí. Uvedené parametry jsou voleny tak, aby vybuzení bylo optimální. To znamená, že struna musí být vybuzena tak, aby indukované napětí mělo dostatečnou velikost, respektive postačující odstup signál-šum pro přesné měření kmitočtu signálu. Na druhou stranu nesmí docházet k přebuzení struny, při kterém dochází k znatelné změně kmitočtu. Velikost pulzů je volena ze dvou úrovní - základní a vysoké. Základní úroveň je dána napětím baterie a vysoká konvertorem napětí, který zvyšuje napětí bate

-4CZ 305992 B6 rie na úroveň cca 50 V. Toto vyšší napětí je použito pro buzení snímačů s vysokoimpedanční cívkou, pro které je buzení přímo z baterie nedostatečné.

Ve fázi buzení aktivuje procesor 12 blok 3 ochran, čímž dojde k odpojení vstupů vstupního rozdílového zesilovače 4 od snímače 2 a jejich zkratování. Tím je zabezpečena maximální ochrana citlivých vstupů i při buzení vysokým napětím. Budič 1 zahrnuje navíc oproti původnímu řešení proudovou ochranu spínacích tranzistorů Ml, M2, M3 a M4. Tu zabezpečuje obvod pro snímání budicího proudu tvořený prvním rezistorem Rl. převodníkem napětí-proud realizovaným druhým rezistorem R2 a PNP tranzistorem TI zesilovačem tvořeným třetím rezistorem R3, čtvrtým rezistorem R4, pátým rezistorem R5, prvním kondenzátorem Cl. druhým kondenzátorem C2 a NPN tranzistorem T2 a dále digitálními obvody, tvořenými čtyřmi hradly A, B, C a D typu NAND. V případě překročení maximální úrovně proudu tekoucího svorkami SI. S2, otevře se PNP tranzistor TI a tím se přes zpožďovací článek tvořený třetím rezistorem R3, čtvrtým rezistorem R4 a prvním kondenzátorem Cl vybudí NPN tranzistor T2. Jeho výstupní signál pak přes první hradlo A typu NAND a druhé hradlo B typu NAND překlopí RS klopný obvod, tvořený třetím hradlem C typu NAND a čtvrtým hradlem D typu NAND. Jeho výstupním signálem OVERCURRENT se pak přes oddělovací obvod CC znemožní další buzení snímače 2 a tranzistory Ml, M2, M3, M4 můstku zůstanou uzavřeny. Tento stav je signálem OVERCURRENT indikován v procesoru 12, který ho ukončuje signálem OVERCURRENT RESET, pokud je příčina nadproudu odstraněna. Tím je opět povoleno další buzení snímače 2.

Po vybuzení snímače 2 je indukované napětí v jeho cívce zesíleno vstupním rozdílovým zesilovačem 4 s nastavitelným ziskem. Signál je dále zesilován aktivním RC filtrem 5 typu pásmová propust s pevně daným propustným pásmem, přeladitelným úzkopásmovým zesilovacím SC filtrem 6 a dále vede přes filtr 7 typu dolní propust do prvního střídavě vázaného zesilovače 8, kde je také zesílen a dále pak digitalizován komparátorem 9. Výstupní signál FREQ IN komparátoru 9 je přiveden do procesoru 12, kde je měřen jeho kmitočet, který udává v synchronním stavu rezonanční kmitočet struny.

V této signálové cestě jsou vlastnosti některých bloků řízeny procesorem 12. Je to zisk vstupního rozdílového zesilovače 4, který nastavuje procesor 12 prostřednictvím signálu G SET podle velikosti signálu FFT IN a propustné pásmo přeladíteIného úzkopásmového zesilovacího SC filtru 6, který je realizovaný technikou spínaných kapacitorů a je laděn prostřednictvím kmitočtu hodinového signálu f clk. Tento signál je generován procesorem 12 tak, aby střed propustného pásma úzkopásmového zesilovacího SC filtru 6 odpovídal rezonančnímu kmitočtu struny. V synchronním stavuje kmitočet signálu fclk odvozen od kmitočtu signálu FREQ IN komparátoru 9.

Signál FFT IN je zesílený signál za zesilovacím aktivním RC filtrem 5 typu pásmová propust s pevně daným propustným pásmem. Zesilován je druhým střídavě vázaným zesilovačem ]0, který nepřenáší stejnosměrnou složku signálu. Signál FFT IN je digitalizován v A/D převodníku 11 spolu se signálem LEVEL IN, což je vstupní signál komparátoru 9 zesílený prvním střídavě vázaným zesilovačem 8. Digitalizované signály jsou z A/D převodníku 11 přivedeny do procesoru 12 ke zpracování. Pro zvýšení přesnosti převodu A/D převodníku 11, je v době převodu procesorem 12 pozastavena činnost komparátoru 9, prostřednictvím signálu COMP ENABLE. Moment, kdy je třeba snímač 2 znovu vybudit je určován procesorem 12, podle amplitudy signálu LEVEL IN, kteráje úměrná amplitudě dokmitávající struny.

Nové řešení využívá pro prvotní hledání rezonančního kmitočtu v nesynchronním stavu frekvenční analýzu (FFT) impulzní odezvy snímače 2, jak již bylo výše uvedeno. Struna snímače 2 je vybuzena jedním pulzem, je snímána zesílená časová odezva prostřednictvím signálu FFT IN, který je navzorkován a digitalizován A/D převodníkem 11. Z takto získané odezvy je procesorem 12 provedena frekvenční analýza, jejímž výsledkem je údaj o rezonančním kmitočtu struny snímače 2. Podle zjištěného kmitočtu naladí procesor 12 úzkopásmový zesilovací SC filtr 6 a provede buzení sérií pulzů na tomto kmitočtu. Pokud je podle signálu FFT IN indukovaný signál snímače 2 dostatečně velký, provede se přesné měření rezonančního kmitočtu struny na signálu

-5CZ 305992 B6

FREQ IN, optimálně se nastaví parametry systému jako je přesné doladění filtru, úprava zesílení, velikosti a počtu budicích pulzů, a systém poté přejde do synchronního stavu. V něm se periodicky budí snímač 2 sérií pulzů, měří se rezonanční kmitočet struny snímače 2 a kontroluje správné nastavení všech parametrů systému podle velikostí měřených signálů FFT IN a LEVEL IN. Výsledné přesné měření rezonančního kmitočtu struny se provádí v procesoru 12 měřením periody signálu FREQ IN.

Uvedené změny byly ověřeny funkčním vzorkem a bylo prokázáno deklarované optimální vybuzení a přizpůsobení parametrů systému pro všechny dostupné typy strunových tenzometrických snímačů.

Průmyslová využitelnost

Popisované zařízení lze využít všude tam, kde se monitoruje a měří pomocí uvedených strunových tenzometrických snímačů, například se jedná o různé stavební konstrukce, jako jsou tunely, mosty, a podobně.

Claims (1)

1. PATENTOVÉ NÁROKY

   1. Zařízení pro měření rezonanční frekvence strunových tenzometrických snímačů s dvouvodičovým připojením a automatickým nastavením tvořené budičem (1), k němuž je připojen vlastní snímač (2), a který je dále propojen přes blok (3) ochran se vstupním rozdílovým zesilovačem (4), jehož výstup je přes zesilovací aktivní RC filtr (5) typu pásmová propust s pevně daným propustným pásmem připojen na vstup přeladitelného úzkopásmového zesilovacího SC filtru (6), jehož výstup je přes filtr (7) typu dolní propust a přes první střídavě vázaný zesilovač (8) připojen na komparátor (9), vyznačující se tím, že výstup komparátoru (9) je připojen na první vstup procesoru (12) a výstup prvního střídavě vázaného zesilovače (8), připojeného na vstup tohoto komparátoru (9), je zároveň připojen na první vstup A/D převodníku (11), na jehož druhý vstup je připojen výstup druhého střídavě vázaného zesilovače (10), připojeného svým vstupem na výstup zesilovacího aktivního RC filtru (5) typu pásmová propust s pevně daným propustným pásmem, a kde výstup A/D převodníku (11) je připojen na druhý vstup procesoru (12), na jehož třetí vstup je připojen výstup signálu (OVERCURRENT) proudové ochrany budiče (1), a kde procesor (12) je dále propojen prvním řídicím výstupem se vstupem signálu (OVERCURRENT_RESET j budiče (1), druhým řídicím vstupem se vstupem signálu (EXCT_POS) budiče (1), třetím řídicím výstupem se vstupem signálu (EXCT_NEG) budiče (1), čtvrtým řídicím výstupem s blokem ochran (3), pátým řídicím výstupem se vstupem signálu (G SET) vstupního rozdílového zesilovače (4) s proměnným ziskem, šestým řídicím výstupem se vstupem hodinového signálu (f clk) zesilovacího SC filtru (6), sedmým řídicím výstupem se vstupem signálu (COMP ENABLE) komparátoru (9) a osmým řídicím výstupem se vstupem signálu (BOOST) zdrojového bloku (13) napájeného z baterie, jehož řízený výstup budicího napětí (+Vcc) je připojen do bloku budiče (1), přičemž budič (1) je tvořen oddělovacím obvodem (CC), který je spojen s řídicími vstupy všech spínacích tranzistorů (Ml, M2, M3, M4) můstkovém zapojení, kde source prvního P-kanálového tranzistoru (Ml) je spojen se sourcem druhého P-kanálového tranzistoru (M3) a přes první rezistor (Rl) je připojen na budicí napětí (+Vcc), a kde drain prvního P-kanálového tranzistoru (Ml) je spojen jednak s drainem prvního N-kanálového tranzistoru (M2), jednak s první svorkou (Sl) snímače (2), a dále je source prvního Nkanálového tranzistoru (M2) spojen se zemní svorkou (GND_PWR) a také se sourcem druhého N-kanálového tranzistoru (M4), jehož drain je spojen jednak s drainem druhého P-kanálového tranzistoru (M3) a jednak s druhou svorkou (S2) snímače (2), a kde je mezi svorky (SI) a (S2) zapojen diak (Dl), přičemž paralelně k prvnímu rezistoru (Rl) je přes druhý rezistor (R2) připo

   -6CZ 305992 B6 jen bázový přechod PNP tranzistoru (TI), kde emitor tohoto PNP tranzistoru (TI) je připojen na budicí napětí (+Vcc) a jeho kolektor je připojen přes třetí rezistor (R3) jednak na paralelní kombinaci čtvrtého rezistoru (R4) a prvního kondenzátoru (Cl), která je spolu s emitorem NPN tranzistoru (T2) uzemněna na zemnicí svorku (GND_DIG), jednak na bázi NPN tranzistoru (T2), jehož kolektor je připojen jednak přes pátý rezistor (R5) na napájecí napětí (+5V_DIG), jednak na oba vstupy prvního dvouvstupového hradla (A) typu NAND, kde mezi jeho vstupy a zemní svorku (GND DIG) je připojen druhý kondenzátor (C2) a kde výstup prvního hradla (A) typu NAND je připojen najeden vstup druhého dvouvstupového hradla (B) typu NAND, jehož druhý vstup je připojen na první výstup procesoru (12) se signálem ( OVERCURRENT_RESET _a který je dále připojen do oddělovacího obvodu (CC) a na resetovací vstup RS klopného obvodu tvořeného třetím dvouvstupovým hradlem (C) typu NAND a čtvrtým dvouvstupovým hradlem (D) typu NAND, kde na výstup druhého dvouvstupového hradla (B) typu NAND je připojen nastavovací vstup tohoto RS klopného obvodu a jeho výstup (OVERCURRENT) je připojen jak na vstup oddělovacího obvodu (CC), tak na třetí vstup procesoru (12), jehož druhý výstup se signálem (EXCT POS) a třetí výstup se signálem (EXCT NEG) jsou rovněž připojeny na vstupy oddělovacího obvodu (CC).