CZ25181U1

CZ25181U1 - Device for reception of video signals transmitted through packet computer network

Info

Publication number: CZ25181U1
Application number: CZ201227260U
Authority: CZ
Inventors: Ubik@Sven; Halák@Jirí; Zejdl@Petr
Original assignee: CESNET, zájmové sdruzení právnických osob
Priority date: 2012-12-28
Filing date: 2012-12-28
Publication date: 2013-04-04

Description

Zařízení pro příjem obrazových signálů přenášených přes paketovou počítačovou síťA device for receiving video signals transmitted over a packet computer network

Oblast technikyTechnical field

Předkládané řešení se týká příjmu obrazových signálů paketovou počítačovou sítí. Patří do oblasti telekomunikační techniky a služeb.The present invention relates to the reception of video signals over a packet computer network. It belongs to the field of telecommunications technology and services.

Dosavadní stav technikyBACKGROUND OF THE INVENTION

Stávající řešení pro přenos skupiny souvisejících obrazových signálů po počítačové síti mají následující omezení.Existing solutions for transmitting a plurality of related video signals over a computer network have the following limitations.

Zařízení jsou určena pro fixní počet kanálů ve skupině, typicky dva kanály pro stereoskopický 3D přenos nebo více kanálů jako části obrazu s velmi vysokým rozlišením. Například čtyři kanály o rozlišení HD (1920x1080) mohou být použity pro obraz s rozlišením 4K (3940x2160). Všechny kanály v této skupině mohou být navzájem synchronizovány externím zdrojem synchronizačního signálu.The devices are designed for a fixed number of channels in a group, typically two channels for stereoscopic 3D transmission or multiple channels as part of a very high resolution image. For example, four HD channels (1920x1080) can be used for 4K (3940x2160) images. All channels in this group can be synchronized with each other by an external sync source.

Pokud je třeba zajistit dlouhodobou provázanost rychlosti přijímače s rychlostí vysílače, bývají obě zařízení připojena k přesným zdrojům časových impulzů, typicky k GPS přijímačům.If it is necessary to ensure long-term interconnection of the receiver speed with the transmitter speed, both devices are connected to precise sources of time pulses, typically to GPS receivers.

Nevýhodou těchto zařízení je, že nelze flexibilně měnit uspořádání kanálů do synchronizovaných skupin nebo samostatných kanálů podle potřeby.The disadvantage of these devices is that they cannot flexibly rearrange channels into synchronized groups or separate channels as needed.

Zajištění signálu z GPS přijímače do místa instalace zařízení uvnitř budovy bývá často technicky obtížné.It is often technically difficult to secure the signal from the GPS receiver to the installation site inside the building.

Z výše uvedeného vyplývá, že systém pro přenos obrazových signálů s variabilní synchronizací kanálů a bez použití přesného zdroje časových impulzů pro provázanost rychlosti přijímače s vysílačem je se stávající technikou obtížně realizovatelný.It follows from the above that a system for transmitting video signals with variable channel synchronization and without using an accurate source of time pulses for linking the speed of the receiver with the transmitter is difficult to implement with the present technique.

Podstata technického řešeníThe essence of the technical solution

Výše uvedené nedostatky odstraňuje zařízení pro příjem obrazových signálů s variabilní synchronizací kanálů podle předkládaného řešení.The above disadvantages are overcome by the variable channel synchronization video signal receiving apparatus of the present invention.

Podstatou zařízení pro příjem obrazových signálů přenášených přes paketovou počítačovou síť je, že je tvořeno pamětí konfigurace synchronizace kanálů propojenou s konfiguračním vstupem detektoru počátků snímků a dále alespoň jednou soustavou modulů pro zpracování obrazových dat. Každá soustava moduluje tvořena vyrovnávací pamětí s datovým vstupem. Výstupy signalizace čísla řádků vyrovnávacích pamětí ve všech zařazených soustavách modulů jsou spojeny s odpovídajícími vstupy detektoru počátků snímků, jejichž počet se rovná poctu zařazených vyrovnávacích pamětí. Datový výstup vyrovnávací paměti je spojen s datovým vstupem generátoru snímků. Výstup generátoru snímků je obrazovým výstupem zařízení. Povolovací vstupy generátorů snímků všech zařazených soustav modulů jsou připojeny na odpovídající výstupy detektoru počátků snímků. Vyrovnávací paměť je dále svým výstupem signalizace zaplnění spojena s invertujícím vstupem diferenciálního členu, na jehož neinvertující vstup je připojen výstup paměti požadované hodnoty zaplnění. Výstup diferenciálního členu je připojen na vstup regulátoru PID, tedy na proporciální, integrační a derivační člen, který je svým výstupem spojen s řídicím vstupem laditelného oscilátoru. Kmitočtový výstup laditelného oscilátoru je připojen na datový vstup multiplexorů ve všech zařazených soustavách modulů. Řídicí vstup multiplexorů ve všech zařazených soustavách modulů je připojen na odpovídající výstup paměti konfigurace synchronizace kanálů. Výstup multiplexorů hodinových signálů je připojen na hodinový vstup generátoru snímků.The essence of the device for receiving video signals transmitted over a packet computer network is that it is constituted by a channel synchronization configuration memory coupled to the frame origin detector configuration input and at least one set of image data processing modules. Each system modulates a buffer with a data input. The buffer row number signaling outputs in all spooled module arrays are coupled to the corresponding frame origin detector inputs equal to the number of spooled buffers. The data output of the buffer is connected to the data input of the image generator. The image generator output is the image output of the device. The enabling inputs of the image generators of all the arrayed modules are connected to the corresponding outputs of the image origin detector. In addition, the buffer memory output is coupled to the inverting input of a differential member to which the non-inverting input is coupled to the memory buffer setpoint output. The output of the differential element is connected to the input of the PID controller, ie to the proportional, integral and derivative elements, which is connected to the control input of the tunable oscillator. The tunable oscillator frequency output is connected to the data input of the multiplexers in all the arrayed modules. The multiplexer control input in all the arrayed modules is connected to the corresponding channel synchronization configuration memory output. The output of the clock multiplexers is connected to the clock input of the frame generator.

V jednom provedení mohou být obrazové výstupy tvořeny jedním nebo více kanály standardu SMPTE 259M - SDI a/nebo SMPTE 292M - HD-SD1 a/nebo SMPTE424 - 3G-SDI a/neboIn one embodiment, the video output may consist of one or more channels of SMPTE 259M-SDI and / or SMPTE 292M-HD-SD1 and / or SMPTE424-3G-SDI standard and / or

CZ 25181 UlCZ 25181 Ul

SMPTE 372 - dual-link HD-SDI. Ve výhodném provedení jsou moduly přijímače implementovány jako bloky v programovatelném hradlovém poli FPGA.SMPTE 372 - Dual-link HD-SDI. In a preferred embodiment, the receiver modules are implemented as blocks in a programmable gate array FPGA.

Výhodou uvedeného zařízení je, že všechny podstatné logické obvody se nacházejí na straně přijímače, který může pracovat s libovolným vysílačem, který není třeba pro zajištění popisovaných vlastností přenosu nijak upravovat.The advantage of said device is that all essential logic circuits are located on the side of the receiver, which can work with any transmitter that does not need to be modified to provide the described transmission characteristics.

Podstatnou vlastností předkládaného řešení je schopnost přijímače libovolně rozdělit přijímané kanály do skupin se synchronizací kanálů v rámci skupiny a toto rozdělení měnit. Synchronizaci hodinových signálů pro generátory snímků v rámci skupiny zajišťuji multiplexory hodinových signálů. Snímkovou synchronizaci obrazů kanálů ve skupině zajišťuje detektor počátků snímků povolovacími vstupy generátorů snímků. Generátory snímků jsou pozastaveny až do příchodu prvního řádku snímku ve všech kanálech skupiny. Multiplexory hodinových signálů a detektor počátků snímků jsou řízeny pamětí konfigurace synchronizace kanálů.An essential feature of the present solution is the ability of the receiver to arbitrarily divide the received channels into groups with channel synchronization within the group and change this division. Clock synchronization for frame generators within the group is provided by clock multiplexers. Frame synchronization is ensured by the frame origin detector through the enable inputs of the frame generators. The frame generators are paused until the first row of the frame in all channels of the group arrives. Clock multiplexers and frame start detector are controlled by channel synchronization configuration memory.

Další podstatnou vlastností předkládaného řešení je schopnost přijímače průběžně přizpůsobovat rychlost posílání dat do generátoru snímků rychlosti vytváření těchto dat na straně vysílače bez použití přesných zdrojů časových impulzů na obou stranách přenosu a bez zpětné vazby z přijímače na vysílač. To umožňuje použití například i stávajících kamer a jiných zdrojů obrazového signálu pracujících v reálném čase, které neobsahují podporu pro externí zdroj hodinového signálu. Regulátor PID pracuje obvyklým způsobem.Another essential feature of the present solution is the ability of the receiver to continually adapt the data rate to the frame generator to the rate of generation of this data on the transmitter side without using accurate time pulse sources on both sides of the transmission and without feedback from the receiver to the transmitter. This allows, for example, the use of existing cameras and other real-time video sources that do not include support for an external clock source. The PID controller operates normally.

Objasnění výkresuClarification of the drawing

Příklad provedení zařízení pro příjem obrazových signálů s variabilní synchronizací kanálů je schematicky naznačen na přiloženém výkrese.An exemplary embodiment of a device for receiving video signals with variable channel synchronization is schematically indicated in the attached drawing.

Příklady uskutečnění technického řešeníExamples of technical solutions

Zařízení pro příjem obrazových signálů s variabilní synchronizací kanálů paketovou počítačovou sítí, jehož blokové schéma je na přiloženém výkrese, je možné popsat těmito ťunkčními bloky: paměť 1 konfigurace synchronizace kanálů, detektor 2 počátků snímků a jedna nebo více soustav 3 modulů pro zpracování obrazových dat. Každou soustavu 3 modulů dat dále tvoří: vyrovnávací paměť 5, generátor 6 snímků, paměť 8 požadované hodnoty zaplnění, diferenciální člen 9, regulátor JO PID, laditelný oscilátor JJ_ a multiplexor 12 hodinových signálů.An apparatus for receiving video signals with variable channel synchronization by a packet computer network, the block diagram of which is shown in the accompanying drawing, can be described by the following function blocks: channel synchronization configuration memory 1, frame origin detector 2 and one or more sets of 3 data processing modules. Each data module set 3 further comprises: a buffer 5, a frame generator 6, a full setpoint memory 8, a differential member 9, a PID controller 10, a tunable oscillator 11 and a 12-clock multiplexer.

V rámci každé soustavy 3 modulů přicházejí pakety s obrazovými daty z počítačové sítě na datový vstup 4 vyrovnávací paměti 5, jejíž datový výstup je spojen s datovým vstupem generátoru 6 snímků a jejíž výstup signalizace zaplnění je spojen s invertujícím vstupem diferenciálního členu 9. Na neinvertující vstup diťerenciálního členu 9 je připojena paměť 8 požadované hodnoty zaplnění. Výstup diťerenciálního členu 9 je přiveden na vstup regulátoru J_0 PID, jehož výstup je spojen s řídicím vstupem laditelného oscilátoru li· Kmitočtový výstup laditelného oscilátoru H je připojen na vstupy multiplexorů F2 hodinových signálů ve všech zařazených soustavách 3 modulů. Výstup multiplexoru ]_2 hodinových signálů je připojen na hodinový vstup generátoru 6 snímků.Within each set of 3 modules, the image data packets from the computer network arrive at the data input 4 of the buffer 5, the data output of which is connected to the data input of the frame generator 6, and whose full signaling output is connected to the inverting input of the differential member 9. a differential setpoint memory 8 is connected to the differential member 9. The output of the differential element 9 is applied to the input of the PID controller 10, the output of which is coupled to the control input of the tunable oscillator 11. The frequency output of the tunable oscillator H is connected to inputs of clock multiplexers F2 in all 3 modules. The output of the multiplexer 12 of the clock signals is connected to the clock input of the generator 6 frames.

Detektor 2 počátků snímků je svými vstupy připojen na výstupy signalizace čísel řádků vyrovnávacích pamětí 5 ve všech zařazených soustavách 3 modulů pro zpracování obrazových paketů a na paměť 1 konfigurace synchronizace kanálů. Výstupy detektoru 2 počátků snímků jsou spojeny s povolovacími vstupy generátorů 6 snímků ve všech soustavách 3 modulů pro zpracování obrazových paketů.The frame origin detector 2 is connected to the outputs of the buffer number row signaling 5 in all the arrayed packet processing modules 3 and to the channel synchronization configuration memory 1. The outputs of the image start detector 2 are coupled to the enable inputs of the image generator 6 in all 3 packet processing modules.

Paměť 8 požadované hodnoty zaplnění určuje požadovaný průměrný počet obrazových paketů, který má být udržován ve vyrovnávací paměti 5 pro zvolený poměr latence a odolnosti vůči změnám zpoždění paketů v (jitteru). Pokud se průměrný počet obrazových paketů ve vyrovnávací paměti 5 liší v diťerenciálním členu 9 od obsahu paměti 8 požadované hodnoty zaplnění, změníThe Fill Setpoint Memory 8 determines the desired average number of image packets to be held in the buffer 5 for the selected latency to resilience to jitter change in packet delay. If the average number of image packets in the buffer 5 differs in the diverting element 9 from the contents of the memory 8, the desired fill values change,

CZ 25181 Ul regulátor JO P1D kmitočet laditelného oscilátoru _H tak, aby došlo k přizpůsobení rychlosti posílání dat do generátoru rámců rychlosti vytváření těchto dat na straně vysílače.The tuner oscillator frequency H of the tuner 10 is adjusted so that the rate at which the data is sent to the frame generator is adapted to the rate of generation of the data on the transmitter side.

Generátor 6 snímků převádí obrazová data do formátu obrazových výstupů 7. Paměť 1 konfigurace synchronizace kanálů určuje, které kanály mají být navzájem synchronizovány. Detektor 2 počátků snímků povoluje průchod obrazových paketů do generátorů 6 snímků skupiny navzájem synchronizovaných kanálů, jakmile jsou detekovány počátky snímků ve všech kanálech skupiny.The frame generator 6 converts the image data to the image output format 7. The channel synchronization configuration memory 1 determines which channels to synchronize with each other. The frame origin detector 2 allows image packets to pass to frame generators 6 of a group of synchronized channels once frame origin is detected in all channels of the group.

Obrazové výstupy 7 mohou být například podle standardu SMPTE 259M (SD1) a/nebo SMPTE 292M, (HD-SDI) a/nebo SMPTE 424 (3G-SDI) a/nebo SMPTE 372 (dual-link HD-SDI).For example, the video outputs 7 may be SMPTE 259M (SD1) and / or SMPTE 292M, (HD-SDI) and / or SMPTE 424 (3G-SDI) and / or SMPTE 372 (dual-link HD-SDI) standards.

Užitečnou vlastností rozdělení obrazových kanálů do skupin po jednom nebo více členech je možnost použití každé skupiny obrazových kanálů pro přenos obrazového signálu ze samostatného obrazového zdroje na straně vysílače, přičemž může jit například o samostatné obrazové signály s rozlišením HD nebo 2K nebo o stereoskopické signály, tedy 3D signály, či signály s velmi vysokým rozlišením, například 4K, BK, přenášené po částech ve více kanálech.A useful feature of splitting video channels into groups of one or more members is the ability to use each video channel group to transmit video signals from a separate video source on the transmitter side, for example, separate HD or 2K video signals or stereoscopic signals, 3D signals or very high resolution signals, such as 4K, BK, transmitted in portions over multiple channels.

Průmyslová využitelnostIndustrial applicability

Popsané technické řešení je průmyslově dobře využitelné v privátních, místních, národních i mezinárodních počítačových sítích, pro přenosy obrazových signálů v reálném čase, například pro vzdálený interaktivní přístup k 3D modelům v průmyslu, k lékařským zákrokům nebo k filmovým záznamům s velmi vysokým rozlišením při jejich zpracování během post-produkce a pro jejich prezentaci.The described technical solution is industrially well usable in private, local, national and international computer networks, for real-time transmission of video signals, for example for remote interactive access to 3D models in industry, medical interventions or very high definition film recordings at their processing during post-production and for their presentation.

Claims

PROTECTION REQUIREMENTS

A device for receiving video signals transmitted over a packet computer network, characterized in that it comprises a channel synchronization configuration memory (1) connected to a configuration input of an image start detector (2) and at least one array (3) of image processing modules wherein each array (3) of modules is formed by a buffer (5) with a data input (4), wherein the line number signaling outputs of the buffers (5) in all the arrayed modules (3) are coupled to corresponding inputs of the origin detector (2) and the data output of the buffer (5) is connected to the data input of the image generator (6), the output of which is the image output (7) of the device, and where the enabling inputs of the image generators (6) of all the arrayed modules (3) are connected to corresponding outputs of the image start detector (2), the buffer (5) being farther is connected to the inverting input of the differential member (9), the non-inverting input of which is connected to the input of the setpoint memory (8) and connected to the input of the controller (10) P1D connected to the control input a tunable oscillator (11) whose frequency output is connected to the data input of the multiplexers (12) in all the arrayed modules (3) and the control input of the multiplexers (12) in all the arrayed (3) modules is connected to the corresponding memory output (1) channel synchronization configuration, wherein the output of the clock multiplexers (12) is connected to the clock input of the image generator (6).

Device according to claim 1, characterized in that the video outputs (7) consist of one or more channels of SMPTE 259M and / or SMPTE 292M and / or SMPTE424 and / or SMPTE 372 standard.

Device according to claim 1 or 2, characterized in that the receiver modules are implemented as blocks in a programmable gate array FPGA.