CZ20874U1 - Přeladitelný LC oscilátor s konstantní amplitudou - Google Patents

Description

Přeladitelný LC oscilátor s konstantní amplitudou

Předkládané řešení se týká zapojení přeladitelného oscilátoru s kmitočtem určovaným rezonančním obvodem LC. Řešení umožňuje měnit kmitočet změnami hodnot L i C ve velkém rozsahu, aniž by se měnila amplituda vytvářených kmitů, při zachování dobré stability kmitočtu.

Současný stav techniky

Obvodů jednoduchých přeladitelných vysokofrekvenčních oscilátorů s kmitočtem určovaným rezonančním obvodem LC byl za dobu existence elektroniky vynalezen veliký počet. Všechna dosavadní řešení však mají jednu společnou nevýhodu: při přelaďování v širokém rozsahu kmi10 toČtů změnami kapacity a/nebo indukčnosti rezonančního obvodu LC nedovedou udržet pracovní podmínky takové, aby byla oscilační podmínka optimálně splněna, tj. aby napěťový přenos ve zpětnovazební smyčce byl přesně jednotkový. Z toho důvodu se v nich užívá podstatně většího stupně kladné zpětné vazby než v daném ladicím rozsahu minimálně potřebného, aby se tak zajistilo rozkmitání i při nejnepříznivější kombinaci hodnot L, C, činitele jakosti rezonančního obvodu a okamžitých zesilovacích vlastností aktivních prvků, ovlivňovaných jejich stárnutím, napájecím napětím, teplotou a dalšími parazitními vlivy. To vede k silnému nelineárnímu zkreslení proudových průběhů v aktivních součástkách obvodu, které výrazně zhoršuje stabilitu vyráběného kmitočtu, zejména pokud jde o vliv změn napájecího napětí, změn parametrů aktivních prvků atd., takže dosažitelná celková kmitočtová stabilita obvodu je podstatně horší než stabilita užitého rezonančního obvodu LC samotného.

Typická dosavadní řešení oscilátorů většinou užívají pro vytvoření kladné zpětné vazby rezonančních obvodů s kapacitně vytvořenými odbočkami typu Colpitts, jak ukazuje obr. 1A nebo s induktivně vytvořenými odbočkami v obvodu Hartley, případně indukčnosti ve tvaru transformátoru u zapojení Reinartz, což dále omezuje možností přelaďování v širokém rozsahu, zhoršuje podmínky pro technologické vytvoření stabilního obvodu LC a navíc někdy vede i k tomu, že ani jeden z koncových bodů obvodu LC nemá nulový střídavý potenciál jak je tomu u obvodu Pierce na obr. 1B. Současně je u běžných provedení LC oscilátorů obtížné odvádět vytvářený signál pro užití v dalších obvodech tak, aby běžné změny jejich vlastností v provozních podmínkách nezhoršovaly stabilitu vytvářeného kmitočtu.

Novější řešení těchto problémů přinesl obvod užívající řízených zesilovacích stupňů s unipolárními tranzistory JFET uvedený v článku J. Foit: LC Oscillator has Stable Amplitudě, Electronic Design News, vol. 50, říjen 2005, str. 93 - 96. Tento obvod podle obr. ÍC má však tu nevýhodu, že užitím unipolámích tranzistorů JFET se nehodí pro integraci dnes nejobvyklejší technologií, založenou na užití unipolámích tranzistorů MOS.

Podstata technického řešení

Výše popsané nevýhody dosud běžných řešení přeladitelných LC oscilátorů řeší obvod podle předkládaného řešení. Tento přeladitelný LC oscilátor s konstantní amplitudou je tvořen třemi bloky připojenými na napájecí zdroj, a to prvním blokem řízeného zesilovače, druhým blokem řízeného zesilovače a třetím blokem zdroje regulačního signálu. První blok řízeného zesilovače je realizován prvním tranzistorem v zapojení se společným gatem, jehož drain je přes druhý kapacitor připojen na vstup druhého bloku řízeného zesilovače s druhým tranzistorem v zapojení se společným drainem, jehož výstup je výstupem LC oscilátoru. Současně je druhý kapacitor spojen se vstupem bloku zdroje regulačního signálu. První tranzistor prvního bloku řízeného zesilovače má gate spojen jednak přes třetí kapacitor se společným vodičem a jednak s jedním koncem čtvrtého rezistoru. Source prvního tranzistoru je spojen se sourcem druhého tranzistoru a zároveň je spojen s jedním koncem prvního rezistoru, jehož druhý konec je spojen se společným vodičem. Drain prvního tranzistoru je spojen s jedním koncem zátěže tvořené paralelním spojením

-1Cl 20874 Ul indukčnosti a prvního kapacitoru. Druhý konec zátěže je spojen s napájecím zdrojem, ke kterému je zároveň připojen jedním koncem druhý rezistor, jehož druhý konec je spojen jednak s drainem druhého tranzistoru a jednak s prvním koncem čtvrtého kapacitoru. Druhý konec čtvrtého kapacitoru je spojen s jednou výstupní svorkou LC oscilátoru. Druhá výstupní svorka je spojena se společným vodičem. Ke gatu druhého tranzistoru je dále připojen jeden konec třetího rezistoru. Druhý konec třetího rezistoru je připojen jednak na napájecí zdroj a jednak na katodu diody. Anoda diody je spojena jednak s prvním koncem třetího rezistoru a tím i s gatem druhého tranzistoru, jednak s druhým koncem čtvrtého rezistoru a jednak s jedním koncem druhého kapacitoru. Druhý konec druhého kapacitoru je spojen s drainem prvního tranzistoru. První i druhý tranto zistor jsou unipolární tranzistory MOS.

V jiném možném zapojení je mezi společný bod katody diody a třetího rezistoru a napájecí zdroj zapojen pátý rezistor a mezi společný bod katody diody a třetího rezistoru a společný vodič je zapojena paralelní kombinace šestého rezistoru a pátého kapacitoru.

Jedná se tedy o zapojení složené ze dvou kaskádně řazených zesilovacích stupňů s unipolámími tranzistory MOS, z nichž jeden pracuje v zapojení se společným drainem a svým sourcem budí do source druhý stupeň, pracující se společným gatem. Jak zesilovač se společným gatem, tak zesilovač se společným drainem jsou zesilovače neinvertující, takže v kaskádním řazení dovolují vytvořit kladnou zpětnou vazbu se ziskem větším než jednotkovým, a tedy i splnění oscilační podmínky. Jak výstupní impedance zesilovače se společným gatem, tak vstupní impedance zesi20 lovače se společným drainem jsou veliké, takže vliv provozních změn parametrů aktivních součástek, tedy tranzistorů, obou zesilovacích stupňů na rezonanční obvod LC je minimalizován. Vysokofrekvenční signál, nakmitaný na rezonančním obvodu LC se přivádí kapacitní vazbou zpět na gate zesilovače se společným drainem a zároveň je usměrňován diodou. Stejnosměrným napětím získaným usměrněním se reguluje, tedy zmenšuje, zesílení obou tranzistorů na hodnotu právě potřebnou pro splnění oscilační podmínky. Tím se dosáhne jednak toho, že amplituda vytvářených kmitů je v Širokém rozsahu hodnot indukčnosti, kapacity, a činitele jakosti Q rezonančního obvodu stálá, typicky v rozsahu kmitočtů více než 1000:1 bez nutnosti změn hodnot všech ostatních součástek obvodu, jednak toho, že celkový zisk ve zpětnovazební smyčce není nikdy nadbytečně velký, čímž se podstatně omezí obsah vyšších harmonických kmitočtů ve stří30 davé složce proudů tranzistorů, což podstatně zlepšuje celkovou kmitočtovou stabilitu obvodu. Zároveň se samočinně nastaví zisk dostatečně veliký pro splnění oscilační podmínky i pro menší hodnoty dynamického rezonančního odporu rezonančního obvodu LC, dané konkrétními hodnotami indukčnosti a kapacitoru a jejich činitelem jakosti. Výstupní signál pro další zpracování lze odebírat z pomocného rezistoru v drainu druhého tranzistoru, což je bod elektronicky oddělený od rezonančního obvodu LC, takže vliv změn parametrů zátěže na generovaný kmitočet je zanedbatelný. Navíc, pro napájecí napětí U_Dd dostatečně velké proti prahovému napětí tranzistorů, regulace zisku stejnosměrným napětím, získaným usměrněním střídavého napětí z rezonančního obvodu LC udržuje amplitudu generovaných kmitů stálou i při kolísání napájecího napětí.

Přehled obrázků na výkresech

Obr. 1A až 1C znázorňují dosavadní stav techniky. Obr. 1A znázorňuje typický obvod oscilátoru s odbočkou vytvořenou na rezonančním obvodu LC kapacitně. Obvod se zpravidla nazývá Colpittsův oscilátor. Obr. 1B ukazuje další časté řešení LC oscilátoru, nazývané zpravidla Píerceův oscilátor, který se užívá často pro vyšší kmitočty než Colpittsův oscilátor. V takovém případě jako kapacitory Cl, C2 slouží většinou pouhé parazitní, tedy rozptylové, kapacity jednotlivých součástek obvodu navzájem a proti společnému vodiči, takže ve skutečném obvodu se nemusejí objevit jako samostatné součástky. Obr. 1C obvod uvádí obvod užívající řízených zesilovacích stupňů s unipolámími tranzistory JFET. Na Obr. 2 je uvedeno zapojení nového řešení v jeho jednodušší variantě pro nepříliš velká napájecí napětí U_DD. Obr. 3 uvádí variantu zapojení pro případ, kdy je napájecí napětí U_Dd větší než nejvyšší dovolené napětí U_Gs užitých tranzistorů

MOS.

-2CZ 20874 Ul

Příklady provedeni technického řeSení

Předkládané řešení představuje elektronickou soustavu, složenou z hlavních funkčních bloků, které jsou na Obr. 2 a 3 ohraničeny čárkovanou čarou a očíslovány čísly v kroužcích, a to z bloku řízeného zesilovače se společným gatem, bloku 2 řízeného zesilovače se společným drainem, a bloku 3 zdroje regulačního signálu.

V příkladě dle Obr, 2 je přeladitelný LC oscilátor tvořen napájecím zdrojem U_Pn. na který je připojen první blok 1 řízeného zesilovače s prvním tranzistorem Tl v zapojení se společným gatem. Drain prvního tranzistoru Tl je připojen přes druhý kapacitor C2 na vstup druhého bloku řízeného zesilovače s druhým tranzistorem T2 v zapojení se společným drainem. Výstup dru10 hého tranzistoru T2 je výstupem LC oscilátoru a současně je druhý kapacitor C2 spojen se vstupem bloku 3 zdroje regulačního signálu. První tranzistor Tl prvního bloku 1 řízeného zesilovače má gate spojen jednak přes třetí kapacitor C3 se společným vodičem a jednak s jedním koncem čtvrtého rezistoru R4. Source prvního tranzistoru Tl je spojen se sourcem druhého tranzistoru T2 a zároveň je spojen s jedním koncem prvního rezistoru RL Druhý konec prvního rezistoru Rl je spojen se společným vodičem. Drain prvního tranzistoru Tl je spojen s jedním koncem zátěže tvořené paralelním spojením indukčnosti Ll a prvního kapacitoru Cl. Druhý konec zátěže je spojen s napájecím zdrojem ke kterému je zároveň připojen jedním koncem druhý rezistor R2. Druhý konec druhého rezistoru R2 je spojen s drainem druhého tranzistoru T2 a současně i s prvním koncem čtvrtého kapacitoru C4. Druhý konec čtvrtého kapacitoru C4 je spojen s jednou výstupní svorkou LC oscilátoru. Druhá výstupní svorka je spojena se společným vodičem, Ke gatu druhého tranzistoru T2 je dále připojen jeden konec třetího rezistoru R3, jehož druhý konec je připojen jednak na napájecí zdroj Upp a jednak na katodu diody Dl. Anoda této diody je spojena jednak s prvním koncem třetího rezistoru R3 a tím i s gatem druhého tranzistoru T2, jednak s druhým koncem čtvrtého rezistoru R4 a jednak s jedním koncem druhého kapacitoru C2. Druhý konec druhého kapacitoru je spojen s drainem prvního tranzistoru TL První tranzistor Tl i druhý tranzistor T2 j sou zde unipolámí tranzistory MOS s indukovaným kanálem.

Obvod pracuje na základě kaskádního spojení dvou neinvertujících zesilovacích stupňů ve smyčce zpětné vazby. Aktivní součástky jsou unipolámí tranzistory MOS. První tranzistor TT pracuje v zapojení se společným gatem, buzen je do source sourcem druhého tranzistoru T2, stejnosměrná cesta pro klidové proudy sourců obou tranzistorů je tvořena prvním rezistorem RL Gate prvního tranzistoru Tl je střídavě spojen se společným vodičem třetím kapacitorem C3, který současně slouží jako vyhlazovací pro stejnosměrný potenciál, který je na gate prvního tranzistoru Tl přiváděn třetím rezistorem R3. Zátěž prvního tranzistoru Tl v jeho drainu tvoří rezonanční obvod tvořený indukčnosti Ll a prvním kapacitorem Cl, který také zprostředkuje přívod stejnosměrného napájecího napětí pro první tranzistor Tl ze stejnosměrného napájecího zdroje Uyp. Střídavá složka napětí drainu prvního tranzistoru Tl se přivádí na gate druhého tranzistoru T2 vazebním, tedy druhým, kapacitorem C2. čímž je pro střídavé napětí vytvořena smyčka kladné zpětné vazby. Druhý tranzistor T2 pracuje v zapojení se společným drainem, přičemž v sérii s drainem má zapojen druhý rezistor R2, na kterém proud drainu druhého tranzistoru T2 vytváří ohmický úbytek napětí. Střídavá složka tohoto napětí představuje výstup obvodu a na živou výstupní svorku se odvádí čtvrtým kapacitorem C4. Druhá výstupní svorka je spojena se společným vodičem. Mezi gate a vodič stejnosměrného napájecího napětí Upp je připojena dioda Dl s paralelně připojeným třetím rezistorem R3. Dioda Dl usměrňuje střídavý signál, přivedený na gate druhého tranzistoru T2 z drainu prvního tranzistoru Tl druhým kapacitorem C2 a posou45 vá tak stejnosměrnou polohu pracovních bodů obou tranzistorů do zápornějšího potenciálu, čímž zmenšuje jejich zesílení. Tak vzniká stejnosměrná záporná zpětná vazba, která plní několik dále popsaných úloh. Zmenšuje napěťové zesílení ve smyčce střídavé kladné zpětné vazby na nejmenší hodnotu, která ještě stačí splnit oscilační podmínku. Kromě toho udržuje polohu pracovních bodů prvního tranzistoru Tl a druhého tranzistoru T2 takovou, že oba tranzistory pracují přibližně ve třídě B, takže tvar průběhů jejich drainových proudů obsahuje podstatně méně vyšších harmonických, než kdyby pracovaly v obvyklé třídě C a tak kmitočtová stabilita oscilátoru není zhoršována vlivem těchto vyšších harmonických. Tím, že první tranzistor Tl pracuje s hle-3CZ 20874 Ul diska střídavého oscilačního signálu v zapojení se společným gatem, je jeho diferenciální výstupní vodivost podstatně menší než v jiných zapojeních, takže méně tlumí rezonanční obvod LICÍ a tak zlepšuje kmitočtovou stabilitu. Konečně tím, Že první tranzistor Tl není buzen až do třídy C, zůstává jeho diferenciální výstupní vodivost v celém průběhu střídavé složky drainového proudu velmi malá, takže nezpůsobuje přídavné tlumení rezonančního obvodu LICÍ, které by zhoršovalo kmitočtovou stabilitu oscilátoru.

Na obr. 3 je uveden další příklad provedení zapojení podle předkládaného řešení. Rozdíl je zde v tom, že mezi společný bod katody diody Dl a třetího rezistoru R3 a napájecí zdroj Upp je zapojen pátý rezistor R5 a mezi společný bod katody diody Dl a třetího rezistoru R3 a společný vodič io je zapojena paralelní kombinace šestého rezistoru R6 a pátého kapacitoru C5. Tohoto uspořádání je nutné užít tehdy, když napájecí napětí Upp je větší než nejvyšší přípustné napětí mezi gatem a sourcem prvního tranzistoru Tl a druhého tranzistoru T2, což závisí na parametrech konkrétně užitých součástek. Ve velkém procentu skutečných praktických realizací tak lze počítat spíše s užitím varianty podle obr. 2.

Zapojení podle obrázku 3 pracuje zcela stejně pouze s tím rozdílem, že anoda diody Dl a s ní spojený konec třetího rezistoru R3 nejsou připojeny na plné napětí napájecího zdroje Upp, ale na napětí snížené odporovým děličem skládajícím se z pátého rezistoru R5 a z Šestého rezistoru R6 a přemosťovacího pátého kapacitoru C5 na hodnotu menší než je nejvyšší přípustná hodnota napětí Ups prvního tranzistoru Tl a druhého tranzistoru 12, ale větší než je hodnota jejich pra20 hového napětí nutného pro vytvoření indukovaného kanálu.

Obvody podle Obr. 2 a 3 jsou navrženy pro MOS tranzistory s kanálem s vodivostí typu N, ale samozřejmě zcela stejně pracují i s tranzistory s kanálem typu P. Pro P-kanálové tranzistory je jen zapotřebí obrátit polaritu napájecího napětí Upp, a obrátit polaritu diody Dl.

Jediný rozdíl v případě užití tranzistorů s vodivým kanálem by byl v tom, že obvod by mohl pra25 covat i při připojení levého konce třetího rezistoru R3 a katody diody Dl k hornímu konci prvního rezistoru RL to znamená na source obou tranzistorů ΊΤ a T2 místo k napájecímu napětí Upp, což v případě indukovaného kanálu nejde.

Průmyslová využitelnost

Přeladitelný LC oscilátor s konstantní amplitudou podle překládaného řešení lze využít v měřicí technice, v telekomunikační technice nebo v zabezpečovací technice.

Claims (1)

1. Přeladitelný LC oscilátor s konstantní amplitudou, vyznačující se tím, že je tvořen třemi bloky připojenými na napájecí zdroj (U_DD), a to prvním blokem (1) řízeného zesilovače, druhým blokem (2) řízeného zesilovače a třetím blokem (3) zdroje regulačního signálu,

35 přičemž první blok (1) řízeného zesilovače je realizován prvním tranzistorem (Tl) v zapojení se společným gatem, jehož drain je přes druhý kapacitor (C2) připojen na vstup druhého bloku (2) řízeného zesilovače s druhým tranzistorem (T2) v zapojení se společným drainem, jehož výstup je výstupem LC oscilátoru, a současně je druhý kapacitor (C2) spojen se vstupem bloku (3) zdroje regulačního signálu, přičemž první tranzistor (Tl) prvního bloku (1) řízeného zesilovače

40 má gate spojen jednak přes třetí kapacitor (C3) se společným vodičem a jednak s jedním koncem čtvrtého rezistoru (R4), source prvního tranzistoru (Tl) je spojen se sourcem druhého tranzistoru (T2) a zároveň je spojen s jedním koncem prvního rezistoru (Rl), jehož druhý konec je spojen se společným vodičem, drain prvního tranzistoru (Tl) je spojen s jedním koncem zátěže tvořené paralelním spojením indukčnosti (Ll) a prvního kapacitoru (Cl), a druhý konec zátěže je spojen

45 s napájecím zdrojem (Udd), ke kterému je zároveň připojen jedním koncem druhý rezistor (R2),

-4CZ 20874 Ul jehož druhý konec je spojen jednak s drainem druhého tranzistoru (T2) a jednak s prvním koncem čtvrtého kapacitoru (C4), jehož druhý konec je spojen s jednou výstupní svorkou LC oscilátoru, kde druhá výstupní svorka je spojena se společným vodičem a dále je ke gatu druhého tranzistoru (T2) připojen jeden konec třetího rezistoru (R3), jehož druhý konec je připojen jed5 nak na napájecí zdroj (Udd) a jednak na katodu diody (Dl), jejíž anoda je spojena jednak s prvním koncem třetího rezistoru (R3) a tím i s gatem druhého tranzistoru (T2), jednak s druhým koncem čtvrtého rezistoru (R4) a jednak s jedním koncem druhého kapacitoru (C2), jehož druhý konec je spojen s drainem prvního tranzistoru (TI), přičemž první tranzistor (TI) i druhý tranzistor (T2) jsou tranzistory MOS.

i o 2. Přeladitelný LC oscilátor podle nároku 1, vyznačující se tím, Že mezi společný bod katody diody (Dl) a třetího rezistoru (R3) a napájecí zdroj (Udd) je zapojen pátý rezístor (R5) a mezi společný bod katody diody (Dl) a třetího rezistoru (R3) a společný vodič je zapojena paralelní kombinace šestého rezistoru (R6) a pátého kapacitoru (C5).