CZ201744A3 - Kmitočtově selektivní obvod s konstantní fází - Google Patents

Abstract

Vynález představuje elektronický obvod s kmitočtově selektivní amplitudovou charakteristikou se strmostí boků větší než 20 dB na dekádu a současně s konstantním kmitočtově nezávislým fázovým posuvem mezi vstupním a výstupním signálem. V zapojení je využita první kaskáda s derivátory (A1, A2), druhá kaskáda s integrátory (A3, A4) a sumační obvod (A5).

Description

Oblast techniky

Je řešen problém vytvoření elektronického obvodu se selektivní amplitudovou kmitočtovou charakteristikou a současně s fázovou charakteristikou plochou, tj. s fázovým posunem mezi vstupním a výstupním napětím zpracovávaného signálu konstantním (kmitočtově nezávislým).

Dosavadní stav techniky

Dosud běžně užívané obvody, vytvářející kmitočtově selektivní amplitudové charakteristiky, užívají pasivní nebo aktivní RLC obvody s minimální fází a vykazují v rozmezí pracovních kmitočtů fázové kmitočtové charakteristiky velmi nerovnoměrné, v oboru pracovních kmitočtů proměnné typicky v rozmezí ±45 stupňů i více, viz například učebnice „The Art of Electronics“ autorů P. Horowitz, W. Hill, vydaná nakladatelstvím Cambridge University Press v roce 1990, kapitola „RC filters“, str. 35 až 40. To vede při zpracování signálů, pocházejících ze zdrojů s charakterem senzoru s nenulovou aperturou, při šířce kmitočtového spektra zpracovávaného signálu srovnatelné se šířkou pásma selektivního obvodu, k chybám v reprodukci tvaru přechodových jevů ve zpracovávaném signálu.

Podstata vynálezu

Výše uvedené nevýhody odstraňuje kmitočtově selektivní obvod s konstantní fází podle předkládaného vynálezu, který má v celém rozsahu pracovních kmitočtů fázovou charakteristiku téměř dokonale plochou, s chybou maximálně v jednotkách stupňů. Podstatou kmitočtově selektivního obvodu s konstantní fází podle předkládaného řešení je to, že v jeho první větvi je na živou svorku vstupního napětí svým vstupním koncem připojeno kaskádní spojení alespoň jedné dvojice derivátorů s operačními zesilovači, které je na svém výstupním konci připojeno ke vstupní svorce pátého rezistoru sumačního obvodu, a že v jeho druhé větvi je na živou svorku vstupního napětí současně svým vstupním koncem připojeno i kaskádní spojení alespoň jedné dvojice integrátorů s operačními zesilovači, které je na svém výstupním konci připojeno ke vstupní svorce šestého rezistoru sumačního obvodu. Výstupní svorky pátého rezistoru a • · ·· · · ······ ··· · · · · · · · ···· ·· · ·· ······ · · ·· ······ ·· ···· · · ·· · · · ··· · šestého rezistoru jsou v sumačním obvodu navzájem propojeny ve společném uzlovém bodě,.

Pro účely tohoto popisu užíváme termínu „derivátor“ ve smyslu elektronického obvodu, vytvářejícího ze vstupního signálu výstupní signál úměrný derivaci vstupního signálu podle času pomocí aktivního obvodu s operačním zesilovačem v souladu s anglickým termínem „differentiator“, například podle obrázku 5.7 na stránce 174 knihy autorů Tobey, Graeme, Huelsman: Operational Amplifiers - Design and Applications, vyd. McGraw-Hill, 1971. Termínu „integrátor“ užíváme ve smyslu elektronického obvodu vytvářejícího ze vstupního signálu výstupní signál úměrný integrálu vstupního signálu podle času pomocí aktivního obvodu s operačním zesilovačem v souladu s anglickým termínem „integrátor“, například podle obrázku 6.11 na stránce 212 výše zmíněné knihy.

V jednom výhodném provedení je v obvodu zařazena i třetí větev, která vede rovněž od živé svorky vstupního napětí přes sedmý rezistor sumačního obvodu k témuž uzlovému bodu jako výstupní svorky pátého a šestého rezistoru.

Tento uzlový bod je dále připojen k invertující vstupní svorce pátého operačního zesilovače, který je součástí sumačního obvodu. Uzlový bod je také spojen se vstupní svorkou osmého rezistoru, který rovněž náleží k sumačnímu obvodu a jehož výstupní svorka je připojena k výstupní svorce pátého operačního zesilovače, k níž je zároveň připojena i živá svorka výstupního napětí. Neinvertující vstupní svorky všech operačních zesilovačů jsou přitom spojeny se společným vodičem.

Je možné provedení vynálezu, v němž obvod prvního derivátoru obsahuje na svém vstupu první kapacitor, k jehož výstupu je připojena vstupní svorka jedenáctého rezistoru, jehož výstupní svorka dále vede k invertujícímu vstupu prvního operačního zesilovače. Obvod druhého derivátoru obsahuje v tomto provedení na svém vstupu druhý kapacitor, k jehož výstupu je připojena vstupní svorka dvanáctého rezistoru, jehož výstupní svorka dále vede k invertujícímu vstupu druhého operačního zesilovače. Dále obvod prvního integrátoru obsahuje na svém vstupu třetí rezistor připojený svým výstupním koncem k invertující vstupní svorce třetího operačního zesilovače a také obsahuje paralelní zapojení třetího kapacitoru a devátého rezistoru zapojené ve smyčce záporné zpětné vazby třetího operačního zesilovače. Dále v tomto provedení obvod druhého integrátoru obsahuje na svém vstupu čtvrtý rezistor připojený svým

výstupním koncem k invertující vstupní svorce čtvrtého operačního zesilovače a také obsahuje paralelní zapojení čtvrtého kapacitoru a desátého rezistoru zapojené ve smyčce záporné zpětné vazby čtvrtého operačního zesilovače.

V jednom výhodném provedení je poměr hodnoty odporu jedenáctého rezistoru k hodnotě odporu prvního rezistoru 0,01 nebo menší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru k hodnotě odporu druhého rezistoru je 0,01 nebo menší než 0,01. Dále je v tomto provedení poměr hodnoty odporu devátého rezistoru k hodnotě odporu třetího rezistoru 100 nebo větší než 100 a poměr hodnoty odporu desátého rezistoru k hodnotě odporu čtvrtého rezistoru je 100 nebo větší než 100.

V jiném výhodném provedení je poměr hodnoty odporu jedenáctého rezistoru k hodnotě odporu prvního rezistoru větší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru k hodnotě odporu druhého rezistoru je větší než 0,01. Dále je v tomto provedení poměr hodnoty odporu devátého rezistoru k hodnotě odporu třetího rezistoru menší než 100 a poměr hodnoty odporu desátého rezistoru k hodnotě odporu čtvrtého rezistoru je menší než 100.

Je možné také provedení, v němž má sedmý rezistor nekonečný odpor, a tedy v obvodu není zařazena třetí větev.

Objasnění výkresů

Příklady provedení kmitočtově selektivního obvodu s konstantní fází jsou uvedeny v přiložených obrázcích.

V obr. 1 je znázorněno blokové schéma obvodu.

Podrobnější schéma, uvádějící příklad možných komponent v obvodech derivátorů a integrátorů a v sumačním obvodu, je na obr. 2., přičemž v některých výhodných zapojeních jsou využity jen některé z v tomto obrázku uvedených komponent.

V obr. 3 je ukázka počítačové simulace amplitudové a fázové charakteristiky obvodu se zapojením dle obr. 2, přičemž pro poměry hodnot odporů vybraných rezistorů platí R11:R1<0,01, R12:R2 <0,01 a R9:R3>100, R10:R4 >100 a sedmý rezistor má optimální velikost odporu.

• · ·· ·· · · · · · · • · * ···· ··· ···· ·· · ·· ······ ·· ·· ······ ·· ···· ·· ·· ··· · · · ·

V obr. 4 je ukázka počítačové simulace amplitudové a fázové charakteristiky obvodu se zapojením dle obr. 2, přičemž pro poměry hodnot odporů vybraných rezistorů platí R11:R1 <0,01, R12:R2<0,01a R9:R3>100, R10:R4 >100 a sedmý rezistor má nekonečně velký odpor.

Příklady uskutečnění vynálezu

Kmitočtově selektivní obvod podle předkládaného vynálezu je blokově popsán obrázkem 1. Obvod obsahuje dvě nezávislé kaskády obvodů, a to v první větvi první kaskádu s alespoň jednou dvojicí aktivních derivátorů AI, A2 a ve druhé větvi druhou kaskádu s alespoň jednou dvojicí aktivních integrátorů A3, A4. První i druhá kaskáda jsou svými vstupy připojeny ke vstupnímu napětí Vn- Amplitudové kmitočtové charakteristiky první i druhé kaskády vykazují konstantní poměrnou strmost, přičemž v nich realizovaný fázový posun mezi vstupním a výstupním napětím je konstantní, kmitočtově nezávislý. První kaskáda s derivátory A1, A2 vykazuje pokles amplitudy s klesajícím kmitočtem, zatímco druhá kaskáda s integrátory A3, A4 vykazuje pokles amplitudy se stoupajícím kmitočtem. Součástí obvodu je také sumační obvod A5, ve kterém se superponují výstupy obou kmitočtově závislých kaskád a část vstupního signálu. Na jediném charakteristickém kmitočtu, daném vlastnostmi jednotlivých členů obou-kaskád, se tak dosáhne výrazného potlačení relativní amplitudy přenosu V₂2:Vn v rozmezí větším než 100 dB při strmosti boků křivky selektivnosti 40 dB na dekádu. Větší strmosti boků křivky selektivnosti lze dosáhnout zvětšením počtu dvojic sériově spojených kmitočtově závislých obvodů se stejným zapojením v každé kaskádě.

Jeden příklad vnitřního elektrického zapojení obvodu podle předkládaného vynálezu je uveden v obrázku 2.

K živé svorce vstupního napětí Vn je v první větvi připojen vstup prvního derivátorů A1 totožný se vstupní svorkou prvního kapacitoru C1, k jehož výstupní svorce je připojena vstupní svorka jedenáctého rezistorů R11, jehož výstupní svorka dále vede k invertujícímu vstupu prvního operačního zesilovače OA1. K němu je současně připojena i vstupní svorka prvního rezistorů R1, jehož výstupní svorka je připojena k výstupní svorce operačního zesilovače OA1, která je současně výstupní svorkou prvního derivátorů A1.

·· · · ·· ··· · · · · ·· · ···· · · · · · ······ ·· ···· ·· ·· ··· ··· ·

Ktéto výstupní svorce prvního derivátoru A1 je připojena vstupní svorka druhého derivátoru A2, která je zároveň vstupní svorkou druhého kapacitoru C2, jehož výstupní svorka je připojena ke vstupní svorce dvanáctého rezistoru R12, jehož výstupní svorka je dále připojena k invertující vstupní svorce druhého operačního zesilovače 0A2. K té je zároveň připojen i jeden konec druhého rezistoru R2, jehož druhý konec je připojen k výstupní svorce druhého operačního zesilovače 0A2, která je zároveň výstupem druhého derivátoru A2.

Výstup druhého derivátoru A2 je připojen ke vstupní svorce pátého rezistoru R5 sumačního obvodu A5.

Kživé svorce vstupního napětí V-π je dále ve druhé větvi připojen vstup prvního integrátoru A3 totožný se vstupní svorkou třetího rezistoru R3, k jehož výstupní svorce je připojena invertující vstupní svorka třetího operačního zesilovače 0A3. Mezi invertující vstupní svorku třetího operačního zesilovače 0A3 a výstupní svorku třetího operačního zesilovače 0A3, která je zároveň výstupem prvního integrátoru A3, je zapojeno paralelní zapojení třetího kapacitoru C3 a devátého rezistoru R9.

K výstupu prvního integrátoru A3 je připojen vstup druhého integrátoru A4, který je totožný se vstupní svorkou čtvrtého rezistoru R4, k jehož výstupní svorce je připojena invertující svorka čtvrtého operačního zesilovače 0A4. Mezi invertující vstupní svorku čtvrtého operačního zesilovače 0A4 a výstupní svorku čtvrtého operačního zesilovače 0A4, která je zároveň výstupem druhého integrátoru A4, je zapojeno paralelní zapojení čtvrtého kapacitoru C4 a desátého rezistoru R10.

Výstup druhého integrátoru A4 je připojen ke vstupní svorce šestého rezistoru R6 sumačního obvodu A5.

Dále je v jednom výhodném provedení vynálezu v obvodu i třetí větev, v níž je živá svorka vstupního napětí Vu připojena k uzlovému bodu U1 přes sedmý rezistor R7 sumačního obvodu A5.

Uzlový bod U1 je dále v sumačním obvodu A5 připojen k invertující vstupní svorce pátého operačního zesilovače 0A5 a je také spojen se vstupní svorkou osmého rezistoru R8 sumačního obvodu, jehož výstupní svorka je připojena k výstupní svorce pátého operačního zesilovače 0A5 sumačního obvodu A5, ke které je zároveň připojena i živá svorka výstupního napětí V22.

• · «Μ ·· · · · · · · • · · ···· ·· · ···· · · ·* * ··«··· ··· · ········ ···· ·· ·· · · ···· ·

Neinvertující vstupní svorky všech operačních zesilovačů OA1, OA2, OA3, OA4 a OA5 jsou spojeny se společným vodičem.

Pro optimální tvar amplitudové a fázové charakteristiky obvodu je zapotřebí, aby hodnota odporu devátého rezistoru R9 byla podstatně, tj. aspoň stokrát, větší než hodnota odporu třetího rezistoru R3, a obdobně aby hodnota odporu desátého rezistoru R10 byla podstatně, tj. aspoň stokrát, větší než hodnota odporu čtvrtého rezistoru R4. Je třeba si uvědomit, že s hlediska funkce obvodu devátý rezistor R9 a desátý rezistor R10 slouží pouze k udržování klidového pracovního bodu třetího a čtvrtého operačního zesilovače OA3 a OA4, a obecně mají mít co největší hodnotu odporu, slučitelnou s parametry užitých operačních zesilovačů.

V jednom výhodném provedení vynálezu nejsou jedenáctý odpor R11 a dvanáctý odpor R12 vůbec přítomny, případně mají jejich odpory hodnoty splňující podmínku, že poměr hodnoty odporu jedenáctého rezistoru R11 k hodnotě odporu prvního rezistoru R1 je 0,01 nebo menší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru R12 k hodnotě odporu druhého rezistoru R2 je 0,01 nebo menší než 0,01.

Příklad amplitudové a fázové charakteristiky obvodu dle obr. 2 s užitím optimální velikosti odporu sedmého rezistoru R7 je uveden v grafické formě v obrázku 3. Poměry hodnot odporů rezistorů v první kaskádě s derivátory splňuji přitom podmínku uvedenou v předchozím odstavci a pro poměry hodnot odporů rezistorů ve druhé kaskádě s integrátory platí, že odpor rezistoru R9 je alespoň 100x větší než odpor rezistoru R3 a že odpor rezistoru R10 je alespoň 100x větší než odpor rezistoru R4. V obrázku 3 se jedná o počítačovou simulaci pro jednu vybranou sadu parametrů použitých komponent. Na kmitočtu maximálního potlačení amplitudy zpracovávaného signálu, které je při optimální hodnotě odporu sedmého rezistoru R7 větší než 130 dB, se projevuje nepatrná odchylka od ploché fázové charakteristiky v řádu jednotek úhlových stupňů.

V běžných podmínkách, a zejména pouze v nejbližším okolí kmitočtu nejvyššího potlačení, je taková odchylka zanedbatelná.

Pokud by i tato nepatrná odchylka byla na závadu, je možné v obvodu podle obrázku 2 užít nekonečně velké hodnoty odporu sedmého rezistoru R7, který přivádí do sumačního obvodu díl vstupního napětí potřebný pro zvýšení maximálního potlačení, tedy větev se sedmým rezistorem R7 vynechat. Tím se poněkud zmenší hodnota maximálního potlačení, typicky na hodnotu kolem 75 dB, ale získá se tak «9 '» ·· 9 9 · · · 9

9 9 ·«·· 9 99 «··· · · ·· * »*«··· · *· · ········

99 · t ·· ··· 99 9· fázová charakteristika dokonale plochá. Výsledné charakteristiky po této úpravě obvodu z obrázku 2 jsou uvedeny v grafické formě v počítačové simulaci v obrázku 4. Použité poměry hodnot odporů rezistorů v první kaskádě s derivátory a v druhé kaskádě s integrátory jsou přitom stejné jako v simulaci z obrázku 3.

Zde je vhodné poznamenat, že dosažitelné hodnoty potlačení amplitudy na kritickém kmitočtu jsou tak velké, že při užití běžných operačních zesilovačů se v praktických realizacích dostáváme s amplitudou výstupního signálu na kritickém kmitočtu pod úroveň jejich vlastního šumu. Obrázky 3 a 4 jsou proto počítačové simulace, které zde uvádíme pro ilustraci typického teoretického průběhu amplitudové a fázové charakteristiky v ideálních podobách daných zapojení. Obvod je tak dokonalý, že zejména ve verzi s optimalizovanou hodnotou odporu rezistorů R7 se v reálných situacích výstupní amplituda zpracovávaného signálu zpravidla dostává pod úroveň vlastního šumu užitých operačních zesilovačů, takže není měřitelná. Mimo oblast kritického kmitočtu, na němž dochází k maximálnímu potlačení amplitudy, kde amplituda vlastního šumu operačních zesilovačů převyšuje amplitudu signálu, se výsledky měření vlastností reálných obvodů s počítačovou simulací výborně shodují.

V obrázcích 3 a 4 je jako relativní amplituda nazván poměr výstupního napětí V22 ke vstupnímu napětí

V praxi se může objevit požadavek, aby v jisté vzdálenosti nad a pod kmitočtem maximálního potlačení, například o jednu dekádu nebo více, se amplitudová charakteristika vyrovnala a dále byla kmitočtově nezávislá. V takovém případě lze užít varianty obvodu dle obr. 2, v níž budou přítomny rezistory R11 a R12, přičemž je třeba, aby odpory těchto rezistorů splnily následující podmínku; hodnota odporu jedenáctého rezistorů R11 je větší než cca 0,01 hodnoty odporu prvního rezistorů R1 a hodnota odporu dvanáctého rezistorů R12 je větší než cca 0,01 hodnoty odporu druhého rezistorů R2. Zároveň je třeba, aby hodnota odporu rezistorů R9 byla menší než cca 100-násobek hodnoty odporu třetího rezistorů R3 a hodnota odporu desátého rezistorů R10 byla menší než cca 100-násobek hodnoty odporu čtvrtého rezistorů R4, takže třetí rezistor R3 a čtvrtý rezistor R4 zde neslouží pouze k udržování klidového pracovního bodu třetího a čtvrtého operačního zesilovače OA3 a OA4, ale navíc ještě ovlivňují kmitočtové charakteristiky obvodu. Při této úpravě obvodu se při okrajích kmitočtového pásma objeví menší odchylky od ploché fázové charakteristiky. Uvnitř pásma kmitočtů, kde probíhá amplitudové potlačení, ale fázová charakteristika i nadále zůstává plochá.

Průmyslová využitelnost

Obvod se hodí pro aplikace zpracování signálů ze senzorů v situacích, kdy je zapotřebí selektivně potlačit část pásma zpracovávaných signálů, přičemž s ohledem na minimalizaci tvarového zkreslení přechodových jevů v širokospektrálním signálu je žádoucí nevnášet do zpracovávaného signálu kmitočtově závislé fázové posuny.

Seznam vztahových značek:

R1 - první rezistor

R2 - druhý rezistor

R3 - třetí rezistor

R4 - čtvrtý rezistor

R5 - pátý rezistor

R6 - šestý rezistor

R7 - sedmý rezistor

R8 - osmý rezistor

R9 - devátý rezistor

R10 - desátý rezistor

R11 - jedenáctý rezistor

R12 - dvanáctý rezistor

C1 - první kapacitor

C2 - druhý kapacitor

- třetí kapacitor

- čtvrtý kapacitor

U1 - uzlový bod

0A1 - první operační zesilovač

0A2 - druhý operační zesilovač

0A3 - třetí operační zesilovač

0A4 - čtvrtý operační zesilovač

0A5 - pátý operační zesilovač

A1 - první derivátor

A2 - druhý derivátor

A3 - první integrátor

A4 - druhý integrátor

A5 - sumační obvod

Claims (5)

1. PATENTOVÉ NÁROKY

   1. Kmitočtově selektivní obvod s konstantní fází vyznačující se tím, že v jeho první větvi je na živou svorku vstupního napětí (Vn) svým vstupním koncem připojeno první kaskádní spojení alespoň jedné dvojice derivátorů (A1, A2) s operačními zesilovači (OA1, OA2), které je na svém výstupním konci připojeno ke vstupní svorce pátého rezistoru (R5) sumačního obvodu (A5), a že v jeho druhé větvi je na živou svorku vstupního napětí (Vn) současně svým vstupním koncem připojeno i druhé kaskádní spojení alespoň jedné dvojice integrátorů (A3, A4) s operačními zesilovači (OA3, OA4), které je na svém výstupním konci připojeno ke vstupní svorce šestého rezistoru (R6) sumačního obvodu (A5), přičemž dále výstupní svorky pátého rezistoru (R5) a šestého rezistoru (R6) jsou v sumačním obvodu (A5) navzájem propojeny v uzlovém bodě (U1), a že dále je ve třetí větvi obvodu živá svorka vstupního napětí (Vn) připojena k uzlovému bodu (U1) přes sedmý rezistor (R7) sumačního obvodu (A5), přičemž uzlový bod (U1) je dále v sumačním obvodu (A5 připojen k invertující vstupní svorce pátého operačního zesilovače (OA5) a je také spojen se vstupní svorkou osmého rezistoru (R8) sumačního obvodu, jehož výstupní svorka je připojena k výstupní svorce pátého operačního zesilovače (OA5) sumačního obvodu (A5), ke které je zároveň připojena i živá svorka výstupního napětí (V22), a přičemž neinvertující vstupní svorky všech operačních zesilovačů (OA1, OA2, OA3, OA4, OA5) jsou spojeny se společným vodičem.
2. 2. Kmitočtově selektivní obvod s konstantní fází podle nároku 1 vyznačující se tím, že obvod prvního derivátorů (A1) obsahuje na svém vstupu první kapacitor (C1), k jehož výstupu je připojena vstupní svorka jedenáctého rezistoru (R11), jehož výstupní svorka dále vede k invertujícímu vstupu prvního operačního zesilovače (OA1), a že obvod druhého derivátorů (A2) obsahuje na svém vstupu druhý kapacitor (C2), k jehož výstupu je připojena vstupní svorka dvanáctého rezistoru (R12), jehož výstupní svorka dále vede k invertujícímu vstupu druhého operačního zesilovače (OA2), a že dále obvod prvního integrátoru (A3) obsahuje na svém vstupu třetí rezistor (R3) připojený svým výstupním koncem k invertující vstupní svorce třetího operačního zesilovače (OA3) a také obsahuje paralelní zapojení i

   třetího kapacitoru (C3) a devátého rezistoru (R9) zapojené ve smyčce záporné zpětné vazby třetího operačního zesilovače (OA3), a že dále obvod druhého integrátoru (A4) obsahuje na svém vstupu čtvrtý rezistor (R4) připojený svým výstupním koncem k invertující vstupní svorce čtvrtého operačního zesilovače (OA4) a také obsahuje paralelní zapojení čtvrtého kapacitoru (C4) a desátého rezistoru (R10) zapojené ve smyčce záporné zpětné vazby čtvrtého operačního zesilovače (OA4).
3. 3. Kmitočtově selektivní obvod s konstantní fází podle nároku 2 vyznačující se tím, že poměr hodnoty odporu jedenáctého rezistoru (R11) k hodnotě odporu prvního rezistoru (R1) je 0,01 nebo menší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru (R12) k hodnotě odporu druhého rezistoru (R2) je 0,01 nebo menší než 0,01 a že poměr hodnoty odporu devátého rezistoru (R9) k hodnotě odporu třetího rezistoru (R3) je 100 nebo větší než 100 a že poměr hodnoty odporu desátého rezistoru (R10) k hodnotě odporu čtvrtého rezistoru (R4) je 100 nebo větší než 100.
4. 4. Kmitočtově selektivní obvod s konstantní fází podle nároku 2 vyznačující se tím, že poměr hodnoty odporu jedenáctého rezistoru (R11) k hodnotě odporu prvního rezistoru (R1) je větší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru (R12) k hodnotě odporu druhého rezistoru (R2) je větší než 0,01 a že poměr hodnoty odporu devátého rezistoru (R9) k hodnotě odporu třetího rezistoru (R3) je menší než 100 a poměr hodnoty odporu desátého rezistoru (R10) k hodnotě odporu čtvrtého rezistoru (R4) je menší než 100.
5. 5. Kmitočtově selektivní obvod s konstantní fází podle kteréhokoli z nároků 1 až 4 vyznačující se tím, že sedmý rezistor (R7) má nekonečný odpor.

   jo η -