CZ13162U1

CZ13162U1 - Převodník napětí/frekvence

Info

Publication number: CZ13162U1
Application number: CZ200213638U
Authority: CZ
Inventors: Milan Štork
Original assignee: Milan Štork
Priority date: 2002-11-07
Filing date: 2002-11-07
Publication date: 2003-04-07

Description

Oblast techniky

Technické řešení se týká zapojení převodníku napětí na frekvenci užívaného v elektronice, měřicí a řídicí technice.

Dosavadní stav techniky

Převodník napětí/frekvence (VFC) je oscilátor, jehož frekvence je obvykle lineárně závislá na řídicím napětí. Používají se nejčastěji 2 typy VFC převodníků: multivibrátory s řízením proudu a nábojově vyvážené typy VFC (charge-balance VFC). Pro dosažení vyšší linearity se používají především nábojově vyvážené typy převodníků. Nábojově vyvážené VFC mohou být asynío chronní, nebo synchronní. Synchronní nábojově vyvážené VFC, nebo sigma delta (Σ-Δ) VFC jsou převodníky, jejichž pulsy jsou synchronizovány s hodinovými pulsy. Tyto typy převodníků jsou složitější, avšak přesnější a dosahují až 16 až 18 bitové linearity.

Pro synchronní převodníky napětí/frekvence (SVFC) lze použít Σ-Δ modulátor. U SVFC nábojově vyvážených převodníků je délka pulsu dána celistvým počtem dvěma po sobě jdoucími hrana15 mi externího hodinového signálu. Jestliže tento hodinový signál má malý fázový šum, náboj je velmi přesně definován. Také výstupní pulsy budou synchronizovány s hodinovým signálem. Převodníky tohoto typu dosahují až 18-bitové linearity a mají výbornou teplotní stabilitu, pro konstantní vstupní napětí však výstupní frekvence není spektrálně čistá, neboť pulsy nejsou rovnoměrně rozděleny.

Podstata technického řešení

Uvedené nedostatky (spektrální nečistota generovaného signálu) jsou odstraněny u nového převodníku (NSVFC). Tento nový typ převodníku pracuje na podobném principu jako obvyklý typ synchronního VFC, ale na jeho výstupu je signál, jehož spektrální vlastnosti jsou mnohem lepší než u běžného typu synchronního převodníku pracujícího na principu sigma-delta, neboť pro konstantní vstupní napětí má nový převodník konstantní dobu periody.

Uvedené nedostatky odstraňuje zapojení převodníku napětí/frekvence, jehož podstata spočívá v tom, že vstupní napětí je přivedeno na první vstup 11 součtového obvodu 1, přičemž na druhý vstup 12 součtového obvodu 1 je připojen výstup 52 referenčního zdroje napětí 5, přičemž výstup 13 součtového obvodu 1 je přiveden na vstup 21 integrátoru 2 a výstup integrátoru 22 je přiveden na první vstup 31 komparátoru 3, přičemž na druhý vstup 32 komparátoru 3 je připojen jeden vývod rezistoru 4, jehož druhý vývod je uzemněn, přičemž výstup 33 komparátoru 3 je přiveden jednak na datový vstup 61 prvního klopného obvodu 6 typu D, dále je výstup 33 komparátoru 3 přiveden na první vstup 101 součinového hradla 10 a výstup 33 komparátoru 3 je též přiveden na vstup 91 prvního monostabilního klopného obvodu 9, přičemž výstup 63 prvního klopného obvodu 6 je přiveden jednak na druhý vstup 102 součinového hradla 10 a dále je výstup 63 prvního klopného obvodu 6 přiveden na datový vstup 71 druhého klopného obvodu 7 typu D, a dále je výstup 63 prvního klopného obvodu 6 typu D přiveden na přepínací vstup 51 zdroje referenčního napětí 5, přičemž výstup 81 generátoru hodin 8 je přiveden jednak na hodinový vstup 62 prvního klopného obvodu 6 typu D a dále je výstup 81 generátoru hodin 8 přiveden na hodinový vstup 72 druhého klopného obvodu 7 typu D, přičemž výstup 73 druhého klopného obvodu 7 typu D je přiveden na třetí vstup 103 součinového hradla 10, přičemž výstup 104 součinového hradla 10 je přiveden na vstup 111 druhého monostabilního klopného obvodu 11, jehož výstup 112 je přiveden na druhý vstup 122 součtového hradla 12, přičemž výstup 92 prvního monostabilního klopného obvodu 9 je přiveden na první vstup 121 součtového hradla 12 na jehož výstupu 123 jsou výstupní pulsy převodníku.

Odvození výstupní frekvence převodníku

- 1 CZ 13162 Ul

Hlavní součástí Σ-Δ modulátoru je integrátor 2. V integrátoru 2 je uložena předchozí hodnota integrovaného napětí a přidává se nová hodnota. Výstup integrátoru 3 je veden do 1-bitového A/D převodníku, který je vytvořen komparátorem 3, jehož referenční úroveň je nastavena doprostřed vstupního rozsahu, což je obvykle 0 V. Výstup tohoto jednobitového A/D převodníku je veden na hodinový vstup klopného obvodu 6 typu D a z jeho výstupu na 1-bitový číslicově/analogový (D/A) převodník realizovaný zdrojem referenčního napětí 5, jehož výstupní úrovně jsou +Fr or -Vr. Celou tuto zpětnovazební smyčku uzavírá součtový zesilovač I, který sčítá vstupní signál a předchozí hodnotu výstupu D/A převodníku.

Hlavní úkol zpětnovazební smyčky je udržovat dlouhodobou průměrnou hodnotu napětí na výstupu komparátoru 3 na hodnotě referenčního napětí komparátoru, tj. na nulové úrovni. Toto lze vyjádřit vztahem (1):

oo

Σ?°\α) + λ=1 (1) kde k = 1, 2,....<x> V₀\(k) & V₀2(k) jsou napětí na výstupu integrátoru 2 v k-té periodě výstupu, viz obr. 1.

Změna napětí AV_a je dána vztahem (2):

Klk

AK₀=C J(K₍(O + K,

O změna napětí AF* je dána vztahem (3):

^nTdk

W_b=C j(V,(t)-V_R)dt kde C je integrační konstanta. Výstup integrátoru 2 lze popsat vztahy:

y₀i(k)^y₀2(k-v+c íat(t)+v_R)dt o (n+1 )T_dk y_oi(k)=v_oX(k)+c \(Vi(t)-v_R)dt Tclk a pro konstantní vstupní napětí V_t(í) = F, přejdou vztahy (4) a (5) na: v_ol(k) = V_o2(k-1) + c(v> + VR)T_clkV_O2(k) = V_ol(k) + C(V_i-VR)nT_clk

Pro nulovou změnu výstupního napětí integrátoru 2 platí: C(V_i+V_R)T_ctk^C(V_i-VR)nT_clk kde n musí být celé číslo pro SVFC. Pro NSVFC však platí vztah (9): C(V_i+V_R)T_clk = C(V_i- VR)mT_clk (2) (3) (4) (5) (6) (7) · (8) (9)

CZ 13162 Ul kde tm je reálné číslo. Ze vztahu (9) (F_s> Fi) lze odvodit:

yj + y r v _R ~Vi pro SVFC, je hodnota n dána vztahem (11):

n = ceil

= ceil ( m ) kde Ceil(.) je funkce, která převádí reálná čísla na celá čísla tak, že vrací celé číslo rovné, nebo větší než argument funkce. Např.: Ceil(9/3) = 3, Ceíl(9.01/3) = 4.

Výstupní perioda pro NSVFC je dána vztahem (12):

T_o ~ T_cih[n(k)-m(k)+l+m(k+1)] (12).

Na základě výše uvedených vztahů je v následující části odvozena výstupní frekvence převodníku.

Odvození výstupní frekvence pro ideální převodník

U ideálního převodníku se předpokládá nulové časové zpoždění u komparátoru 3 a nulový šum na druhém vstupu komparátoru. Výstupní periodu lze odvodit z obr. 2.

Předpokládá se, že V_R > V_h kde V_R je referenční napětí a F, je vstupní napětí. Minimální a maximální napětí na výstupu integrátoru 2 jsou V_L(i) a V_H(i).

Výstupní perioda To je dle obr. 2 dána vztahem:

To = Tdk [n(k+l) - t_z(k+l) + 1 + t_z(k+2)] (13).

Doba pro přechod z V_L(i) do V_H(i+l) je vždy pouze l*T_ci_k v ideálním případě (chybu může způsobit zpoždění komparátoru, hystereze komparátoru, nebo změny napětí na druhém vstupu komparátoru, což bude analyzováno v následující části). Pro T_cik = 1, je výstupní perioda 'T_o:

^!Tq = n(k+l) - t_z(k+l) + 1 + t_z(k+2) (14).

Přímka spojující V_L(i) a V_H(i+l) má směrnici: V_t + V_R.

Rovnice této přímky je dána vztahem (všechny následující rovnice jsou uvedeny pro Tm =7): V_H(k+l) = V_L(k) + (Ti + Vrf.1 (15).

Směrnice přímky z V_H(i) do V_L(i+T) je: V_R - F,. Rovnice přímky je:

V_L(k+l) = V_H(k+l) -(V_R-Vi) n(k+l) (16) kde n(k+l) je dáno:

n(k+l) = ceil(V_H(k+l)/(V_R - VJ) = ceil((V_L(k) + V_R + VJ/Vr - Vj)) (17) tudíž

V_L(k+l) = V_H(k+J) -(V_R-Vi) n(k+l) = V_H(k+l) -(Vr-VJ ceil(V_H(k+l)/(V_R - VJ) = ^VM + ^+VR-fVR-V^ceilfiV^ + VR+V^iVR-Vi)) (18).

Člen (V_R - V}) v následujícím vztahu:

(V_R - TJ ceil((V_L(k) + V_R + Vi)/(V_R -V)) nemůže být vykráčen, protože ceil() je nelineární funkce, např.: y(ceil(x/y)) Pceilfx).

-3 CZ 13162 Ul

Čas t_z(k) je dán:

t_z(k) = V_H(k)/(V_R-Vj (19).

Výstupní perioda je dána:

^!T₀ = n(k+l) - t_z(k+l) + 1 + t_z(k+2) = ceil((V_L(k) + V_R+ Vj/(V_R - V^) 5 -^+/)/^-^ +1 + V_H(k+2)/(V_R-Vj (20).

Po vynásobení členem (V_R - Vf rovnice (20) přejde do tvaru:

(V_R -VtťTo = (V_R-Vi) ceil((V_L(k) + V_R + F)/<T_S - F)) - (V_L(k) + V_R + F) + + Ρ?-Ρ + Ρι^+ύ +Ρ_Λ+P (21) člen V_L(k+l) je nahrazen z rovnice (18), tudíž:

(r_R-V_i)^,T₀ = (V_R-V_í)ceil((V_L^ + V_R+V_í)/(r_R-V_í))-(V_L(k) + V_R+V_i) + + 2V_R+V_L(k) + V_t+V_R-(V_R-V/>ceil((V_L(k) + V_R5V_i)/(V_R-V_i)) (22).

Výstupní perioda ‘T_o je po úpravě předchozí rovnice dána:

% = 2Ρ_Λ/(Ρ_Λ-Ρ) (23) a tedy výstupní frekvence ‘fo· ^!fo = (V_r-V/)/2Vr (24).

Pro T_cik # / je výstupní frekvence fo:

fo=U(V_R-V/)/2V_R (25) kdeýc/jt - 1/Tcik·

Ze vztahu (25) vyplývá, že výstupní frekvence ideálního převodníku NSVFC je lineárně závislá 20 na vstupním napětí (za předpokladu, isfik a Pyjjsou konstantní).

Odvození výstupní frekvence pro reálný převodník NSVFC

V této části je popsáno odvození výstupní frekvence reálného převodníku u kterého dochází k chybám způsobených zpožděním komparátoru, hysterezi komparátoru, nebo změnám napětí na druhém vstupu komparátoru 3. Chyba, ke které dochází je zobrazena v časovém diagramu na obr. 3 a je označena jako bod X. K této chybě dochází především když hodnota vstupního napětí je Ví »0. Chyba nastane, když je pro přechod z V_L(k) do V_H(k+l) třeba 2 hodinových cyklů. Tento případ musí být detekován a musí být vygenerován výstupní puls, když napětí na prvním vstupu komparátoru 3 (ke kterému je připojen výstup integrátoru 2) je větší, než napětí na druhém vstupu komparátoru 3. Je nutno upozornit na to, že v případě ideálního převodníku je výstupní puls generován pouze když napětí na výstupu integrátoru 2 je menší, než napětí na druhém vstupu komparátoru 3 (puls je generován na odcházející hraně průběhu napětí integrátoru 2). Generaci tohoto pulsu zajišťuje dodatečná logika, která se skládá z druhého klopného obvodu 7, součinového hradla 10, druhého monostabilního klopného obvodu 11 a obvodu logického součtu 12.

Výstupní perioda T_o dle obr. 3 je dána vztahem:

Tel = T_ctk [n(k) - t_z(k) + t_e(k)] (26).

Pro T_cik = 1, Ví « V_R výstupní perioda ^!T_ei je dána:

% = ceil(V_H(k)/(V_R - Vi)) - V_H(k)/(V_R - F) + | V_L(k)/(V_R + F) | (27).

Ve vztahu (27) platí následující předpoklady: ceil(V_H(k)/(V_R - V/» = 2, V_H(k) &V_R& | V_L(k) | &

V_R pro V} & 0. Za těchto předpokladů vychází:

-4 CZ 13162 Ul (28).

‘T_e! = 2 - Vr/(V_r - V) + V_R/(V_R + Vi) *2(1 - V/Vr)

(29).

Rovnice (28) a (29) pro T_cik * 1 mají po zjednodušení tvar:

T_e2 *2T_clk (1 + V/Vr) (30) (31) .

Přehled obrázků na výkresech

Obr. 1. znázorňuje detailní časový průběh na výstupu integrátoru 2, NSVFC - na výstupu monostabilního klopného obvodu 9 reagujícího na odcházející hranu, SVFC jsou pulsy na výstupu prvního klopného obvodu 6 typu D.

Na obr. 2. je znázorněn časový průběhu u NSVFC pro odvození periody. NSVFC jsou pulsy na výstupu monostabilního klopného obvodu 9 reagujícího na odcházející hranu, SVFC jsou pulsy na výstupu prvního klopného obvodu 6 typu D.

Obr. 3. znázorňuje časové průběhy u reálného převodníku pro V_t *0. OS1 jsou pulsy na výstupu monostabilního klopného obvodu 9 reagujícího na odcházející hranu, OS2 je pulz na výstupu monostabilního klopného obvodu 11 reagujícího na nástupní hranu. Výst - jsou výstupní pulsy ze součtového logického obvodu 12.

Na obr. 4.je blokové schéma zapojení převodníku napětí/frekvence.

Příklad provedení

Zapojení, jehož blokové schéma je na výkrese, vyznačené tím, že vstupní napětí je přivedeno na první vstup 11 součtového obvodu J_, přičemž na druhý vstup 12 součtového obvodu i je připojen výstup 52 referenčního zdroje 5 napětí, přičemž výstup 13 součtového obvodu I je přiveden na vstup 21 integrátoru 2 a výstup 22 integrátoru je přiveden na první vstup 31 komparátoru 3, přičemž na druhý vstup 32 komparátoru 3 je připojen jeden vývod rezistoru 4, jehož druhý vývod je uzemněn, přičemž výstup 33 komparátoru 3 je přiveden jednak na datový vstup 61 prvního klopného obvodu 6 typu D, dále je výstup 33 komparátoru 3 přiveden na první vstup 101 součinového hradla 10 a výstup 33 komparátoru 3 je též přiveden na vstup 91 prvního monostabilního klopného obvodu 9, přičemž výstup 63 prvního klopného obvodu 6 je přiveden jednak na druhý vstup 102 součinového hradla 10 a dále je výstup 63 prvního klopného obvodu 6 přiveden na datový vstup 71 druhého klopného obvodu 7 typu D, a dále je výstup 63 prvního klopného obvodu 6 typu D přiveden na přepínací vstup 51 zdroje 5 referenčního napětí, přičemž výstup 81 generátoru hodin 8 je přiveden jednak na hodinový vstup 62 prvního klopného obvodu 6 typu D a dále je výstup 81 generátoru hodin 8 přiveden na hodinový vstup 72 druhého klopného obvodu 7 typu D, přičemž výstup 73 druhého klopného obvodu 7 typu D je přiveden na třetí vstup 103 součinového hradla 10, přičemž výstup 104 součinového hradla 10 je přiveden na vstup 111 druhého monostabilního klopného obvodu 11, jehož vystup 112 ie přiveden na druhý vstup 122 součtového hradla 12, přičemž výstup 92 prvního monostabilního klopného obvodu 9 je přiveden na první vstup 121 součtového hradla 12 na jehož výstupu 123 jsou výstupní pulsy převodníku.

Průmyslová využitelnost

Převodník napětí/frekvence lze použít v elektronice, v měřicí technice, při přenosu dat a v řídicí a regulační technice.

Claims

CZ 13162 Ul

NÁROKY NA OCHRANU

1. Zapojení převodníku napětí/frekvence, vyznačující se tím, že vstupní napětí je přivedeno na první vstup /11/ součtového obvodu /1/, přičemž na druhý vstup /12/ součtového obvodu /1/je připojen výstup /52/ referenčního zdroje /5/ napětí, přičemž výstup /13/ součtového

5 obvodu /1/ je přiveden na vstup /21/ integrátoru /2/ a výstup /22/ integrátoru je přiveden na první vstup /31/ komparátoru /3/, přičemž na druhý vstup /32/ komparátoru /3/je připojen jeden vývod rezistoru /4/, jehož druhý vývod je uzemněn, přičemž výstup /33/ komparátoru /3/ je přiveden jednak na datový vstup /61/ prvního klopného obvodu /6/ typu D, dále je výstup /33/ komparátoru /3/ přiveden na první vstup /101/ součinového hradla /10/ a výstup /33/ komparátoru /3/je ío též přiveden na vstup /91/ prvního monostabilního klopného obvodu /9/, přičemž výstup /63/ prvního klopného obvodu /6/je přiveden jednak na druhý vstup /102/ součinového hradla /10/ a dále je výstup /63/ prvního klopného obvodu /6/ přiveden na datový vstup /71/ druhého klopného obvodu /7/ typu D, a dále je výstup /63/ prvního klopného obvodu /6/ typu D přiveden na přepínací vstup /51/ zdroje /5/ referenčního napětí, přičemž výstup /81/ generátoru hodin /8/je

15 přiveden jednak na hodinový vstup /62/ prvního klopného obvodu /6/ typu D a dále je výstup /81/ generátoru hodin /8/ přiveden na hodinový vstup /72/ druhého klopného obvodu /7/ typu D, přičemž výstup /73/ druhého klopného obvodu /7/ typu D je přiveden na třetí vstup /103/ součinového hradla /10/, přičemž výstup /104/ součinového hradla /10/je přiveden na vstup /111/ druhého monostabilního klopného obvodu /11/, jehož výstup /112/je přiveden na druhý vstup

20 /122/ součtového hradla /12/, přičemž výstup /92/ prvního monostabilního klopného obvodu /9/ je přiveden na první vstup /121/ součtového hradla /12/ na jehož výstupu /123/jsou výstupní pulsy převodníku.

3 výkresy