CS274382B1

CS274382B1 - Connection of pulse generator for three-phase transistor rectifier control

Info

Publication number: CS274382B1
Application number: CS165089A
Authority: CS
Inventors: Dobroslav Ing Kovac; Irena Ing Csc Simkova
Original assignee: Kovac Dobroslav; Irena Ing Csc Simkova
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1991-04-11
Also published as: CS165089A1

Abstract

Connection arrangement of impulse generator for three-phase transistor rectifier control is consists of a three-phase node rectifier circuit (5) for positive phase voltage alternations that generates on the first circuit (17) of voltage reading a positive unidirectional three-pulse voltage; of a three-phase node rectifier circuit (11) for negative phase voltage alternations generating on the third circuit (23) of voltage reading a negative unidirectional three-pulse voltage. After its inversion in the first inverter circuit (28) it is compared with the voltage gained from the first circuit (17) of the voltage reading. On the output of the circuit (31) of the evaluation of the highest immediate phase voltage amplitude the required control impulses are generated, which after inversion in the second inverter circuit (37) are distributed in the impulse distribution circuit (40). The circuit (9) of single-phase single-impulse rectifier for phase voltage positive alternation together with the second circuit (20) of the voltage reading, circuit (26) of first positive phase evaluation circuit and blocking circuit (33) ensure the synchronisation on the network of the impulse distribution circuit (40). The circuit (35) of generating the safety break ensures the generating of sufficiently long pause between the end of a control impulse and the arrival of another one, which is performed in adding circuits (43, 46, 49, 52, 55, 58). The signals are impedantly adjusted in the output circuits (60, 63, 66, 69, 72, 75).<IMAGE>

Description

Vynález sa týká zapojenia generátore impulzov, ktorý umožňuje ganarovanie rladlacich impulzov potřebných pra spinanie výkonových tranzietorov trojfázového tranzistorového usměrňovače.The invention relates to the connection of a pulse generator which permits ganarisation of the control pulses required for switching the power transistors of a three-phase transistor rectifier.

Doterajšie spósoby zapojenia generátore impulzov pra riadenia trojfázového tranzistorového usměrňovače umožňovali lan ganerovania impulzov v okamihu zhody okamžitých hodnot amplitúd dvoeh združených napffti alebo generovania impulzov v okamihu zhody okamžitých hodnot amplitúd fázových napffti,; ale lan pra kladné polperičdy alabo lan pra záporné polperičdy fázových napliti.The prior art pulse generator wiring for controlling the three-phase transistor rectifier has allowed pulse lancing at the instantaneous amplitude match of the two-phase coupled voltages or pulse generation at the instantaneous phase voltage amplitude match. but the ropes of the positive polpericides or the ropes of the negative polpericides of the phase fill.

Vyššia uvedené nedostatky odstraňuje zapojenie generátore impulzov pra riadenia trojfázového tranzistorového usměrňovače podlá vynálezu a ktorého podstata spočívá v tom,t ža prvá vstupná svorka prvsj fázy trojfázovaj štvorvodičovej aiete Je spojená s prvým vstupom obvodu trojfázového uzlového usměrňovače pre kladná polperičdy fázových napfftl, a prvým vstupom obvodu trojfázového uzlového usměrňovače pre záporné polperičdy fázových napSti a so V3tupom obvodu jednofázového Jadnoimpulzového usměrňovače pra kladnú polperičdu fázového napfftia. Druhá vstupná svorka druhej fázy trojfázovaj štvorvodičovaj aiete Je spojená s druhým vstupom obvodu trojfázového uzlového usměrňovače pra kladné polparičdy fázových napffti a 8 druhým vstupom obvodu trojfázového uzlového usměrňovače pra záporná polperičdy fázových naplití. Tretia vstupná svorka tretej fázy trojfázovaj štvorvodičovaj slota Js spojená s trstim vstupom obvodu trojfázového uzlového usměrňovače prs kladné polparičdy fázových napffti a a tratím vstupom obvodu trojfázového uzlového usměrňovače pra záporné polparičdy fázových napliti. Stvrtá vstupná svorka nulového vodiča trojfázovej štvorvodičovaj siata Je spojená β prvým vstupom prvého obvodu snímania napfftia,' a prvým vstupom druhého obvodu snímania napfftia,¹ β prvým vstupom tretieho obvodu snímania napfftia a s prvým vstupom obvodu vyhodnocovania kladného napfftia prvej fázy.’ Výatup z obvodu trojfézového uzlového usměrňovače pra kladné polparičdy fázových napliti Ja spojený s druhým vstupom prvého obvodu snímania napfftia* Výstup z obvodu jednofázového Jadnoimpulzového usměrňovače pra kladnú polperičdu fázového napfftia ja spojený s druhým vstupom druhého obvodu snímania napfftiao Výstup z obvodu trojfázového uzlového usměrňovače pra záporné polperičdy fázových napliti Je spojený s druhým vstupom tretieho obvodu snímania napfftia.The above-mentioned drawbacks eliminate the connection of the pulse generator for controlling the three-phase transistor rectifier according to the invention, characterized in that the first input terminal of the three-phase four-wire network is connected to the first input of the three-phase node rectifier circuit for the positive phase a three-phase node rectifier for negative phase voltage half-phase and with a three-phase circuit of a single-phase core pulse rectifier for a positive phase voltage half-phase. The second input terminal of the second phase of the three-phase node rectifier is connected to the second input of the three-phase node rectifier circuit of the positive phase voltage phase and 8 second input of the three-phase node rectifier circuit to the negative phase phase half-phase. The third input terminal of the third phase of the three-phase quadruple slot Js is connected to the third input of the three-phase node rectifier circuit through the positive phase voltage phase and the third input of the three-phase node rectifier circuit through the negative phase phase load. Fourth, the input three-phase neutral point clamp štvorvodičovaj poppy is connected to a first input of the first β sensing circuit napfftia, "and the first input of the second sensing circuit napfftia, β ¹ first input of the third circuit and the first sensing napfftia input of the evaluation of the positive napfftia first phase." Three Phase Node Rectifier Semiconductor Output Circuit Output Connected to Second Input of First Voltage Sensing Circuit is connected to the second input of the third voltage sensing circuit.

Výstup prvého obvodu snímania napfftia Ja spojený 8 prvým vstupom obvodu vyhodnocovania najvllčšich okamžitých amplitúd fázových napfftio Výstup z druhého obvodu snímania napfftia Je spojený s druhým vstupom obvodu vyhodnocovania kladného napfftia prvej fázy. Výetup z tretieho obvodu snímania napfftia Ja spojený so vstupom prvého invsrtora. Výatup z prvého invartora Je spojený s druhým vstupom obvodu vyhodnocovania najvffčšsj okamžitej amplitúdy fázových napSti. Výstup z obvodu vyhodnocovania kladného napfftia prvsj fázy ja přepojený so vstupom blokovacisho obvodu_o Výstup z obvodu vyhodnocovania nejvffčšej okamžitej amplitúdy fázových napliti je spojený so vstupom obvodu generovania bazpačnoetnej medzery a so vstupom druhého invertora. Výstup z druhého invsrtora Je spojený s prvým vstupom obvodu rozdelovania impulzov. Výstup z blokovacisho obvodu je spojený a druhým vstupom obvodu rozdelovania impulzov. Výstup z obvodu generovania bezpečnostnsj medzery je spojený e prvým vstupom prvého súčtového obvodu, prvým vstupom druhého súčtového obvodu, prvým vstupom tretieho súčtového obvodu,' prvým vstupom štvrtého súčtového obvodu,' prvým vstupom piatsho súčtového obvodu a s prvým vstupom šiestsho súčtového obvodu. Prvý výstup z obvodu rozdelovania impulzov Je spojený s druhým vstupom prvého súčtového obvodu. Druhý výstup z obvodu rozdelovania impulzov Je spojený s druhým vstupom druhého súčtového obvodu. Trati výstup z obvodu rozdelovania impulzov Je spojený s druhým vatupom tretieho súčtového obvodu. Stvrtý výstup z obvodu rozdelovania impulzov Ja spojený s druhým vstupom štvrtého súčtového obvodu. Piaty výstup z obvodu rozdelovania impulzov Je spojený β druhým vetupom piateho súčtového obvodu. Siesty výstup z obvodu rozdelovania impulzov Je spojený e druhým vstupom šissteho súčtového obvodu, ktorého výstup Je spojený sa vstupom šiasteho výstupného obvodu. Výstup piateho súčtového obvodu je spojený eo vetupom piateho výstupného obvodu. Výstup štvrtého súčtového obvodu Je spojený eo vetupom štvrtého výstupného obvodu. Výstup tretieho eúčtového obvodu Je spojený so vstupom tretieho výstupného obvodu.The output of the first voltage sensing circuit is coupled to the first input of the most immediate instantaneous phase voltage amplitude evaluation circuit. The output of the second voltage sensing circuit is coupled to the second input of the positive phase voltage evaluation circuit. The output from the third voltage sensing circuit I is connected to the input of the first inverse. The output of the first invartor is coupled to the second input of the evaluation of the maximum instantaneous phase voltage amplitude. The output of the positive evaluation napfftia prvsj Phase I is switched with the input blokovacisho circuit _on the output of the circuit evaluation nejvffčšej instantaneous amplitude phase napliti is connected to the input circuit bazpačnoetnej generation gap and with the input of the second inverter. Output from the second inversrator It is connected to the first input of the pulse splitting circuit. The output from the interlock circuit is coupled to the second input of the pulse splitting circuit. The output from the safety gap generating circuit is connected by a first input of the first summation circuit, a first input of the second summation circuit, a first input of the third summation circuit, a first input of the fourth summation circuit, a first input of the fifth summation circuit and a first input of the sixth summation circuit. The first output of the pulse splitting circuit is coupled to the second input of the first summation circuit. The second output of the pulse splitting circuit is coupled to the second input of the second summing circuit. Line output from pulse distribution circuit It is connected to the second input of the third summing circuit. The fourth output of the pulse splitting circuit Ja is connected to the second input of the fourth summation circuit. The fifth output of the pulse splitting circuit is connected by β by the second output of the fifth summing circuit. The sixth output of the pulse splitting circuit is connected to the second input of the sixth summation circuit, the output of which is connected to the input of the sixth output circuit. The output of the fifth summation circuit is connected to the output of the fifth output circuit. Output of the fourth summation circuit It is connected to the output of the fourth output circuit. Output of the third accounting circuit It is connected to the input of the third output circuit.

CS 274382 BlCS 274382 Bl

Výstup druhého eúčtového obvodu Je spojený eo vstupom druhého výstupného obvodu· Výstup prvého eúčtového obvodu Je spojený so vstupom prvého výstupného obvodu, ktorého výstup Je spojený s prvou výstupnou svorkou. Výstup z druhého výstupného obvodu Js spojený s druhou výstupnou svorkou. Výstup tretieho výstupného obvodu je spojený s trefou výstupnou svorkou* Výstup Štvrtého výstupného obvodu Js spojený eo štvrtou výstupnou svorkou. Výstup piateho výstupného obvodu Js spojený s pietou výstupnou svorkou. Výstup šiesteho výstupného obvodu Js spojený so Siestou výstupnou svorkou*Output of the second accounting circuit is connected to the input of the second output circuit · Output of the first accounting circuit is connected to the input of the first output circuit, the output of which is connected to the first output terminal. The output of the second output circuit is connected to the second output terminal. The output of the third output circuit is connected to the third output terminal. The output of the fourth output circuit is connected to the fourth output terminal. The output of the fifth output circuit is connected to the fifth output terminal. Output of the sixth output circuit Js connected to the Sixth output terminal *

Výhodou zapojenia Je,' že umožňuje generovanie riadiaclch impulzov pra apinanie výkonových tranzietorov trojfázového a trojfázovóho rekupsračného tranzistorového usměrňovače v okamihoch změny fázy najvflčšej okamžitej hodnoty amplitúdy fázových napiti.The advantage of the circuitry is that it allows the generation of control pulses for the application of the power transistors of the three-phase and three-phase transistor rectifier transients at the moment of phase change at the highest instantaneous phase voltage amplitude instantaneous value.

Na pripojenom výkrese Je nakreslená bloková schémazapojenia generátora impulzov pre rladenie trojfázového tranzistorového usměrňovače.In the accompanying drawing, a block diagram of a pulse generator connection for tuning a three-phase transistor rectifier is shown.

Prvá vstupná svorka 2 prvej fázy trojfázovej StvorvodičoveJ siete Je spojená s prvým vstupom £> obvodu £ trojfázového uzlového usmsrňovača prs kladné polperiády fázových napiti* so vstupom 10 obvodu 9 jednofázového jednoimpulzového usmsrňovača pře kladnú polperiňdu fázového napitia a a prvým vstupom 14 obvodu 11 trojfázového uzlového usměrňovače pre záporné polperiódy fázových napiti. Druhá vstupná svorka druhej fázy trojfázovsj StvorvodičoveJ siete Je spojená s druhým vstupom 7 obvodu £ trojfázovóho uzlového usmsrňovača prs kladné polpariódy fázových nepiti a a druhým vstupom 13 obvodu 11 trojfázového uzlového usmsrňovača pre záporné polpsriňdy fázových napiti. Tretia vstupná svorka 4 tretej fázy trojfázovej StvorvodičoveJ siete je spojená s tretim vstupom Q obvodu 5, trojfázového uzlového usměrňovače pre kladné polperičdy fázových napiti a tiež s třetím vstupom 12 obvodu 11 trojfázového uzlového usměrňovače pre záporné polperičdy fázových napiti, fftvrtá vstupná svorka j. nulového vodiče trojfázovej StvorvodičoveJ siete Je spojená a prvým vstupom 15 prvého obvodu 17 snimania napitia/ s prvým vstupom 18 druhého obvodu 20 snimania napitia.’ s prvým vstupom 21 tretieho obvodu 23 snimania napitia a a prvým vstupom 24 obvodu 26 vyhodnocovania kladného napitia prvej fázy. Výstup z obvodu £> trojfázového uzlového usměrňovače pra kladné polpsričdy fázových napiti Je spojený s druhým vstupom 16 prvého obvodu 17 snimania napitia. Výstup z obvodu 9 jednofázového jednoimpulzového usměrňovače pra kladnú polpariídu fázového napitia je spojený s druhým vstupom 19 druhého obvodu 20 snimania napitia. Výstup z obvodu 11 trojfázovóho uzlového usměrňovače pre záporné polperičdy fázových napiti Je přepojený s druhým vstupom 22 tretieho obvodu 23 snimania napitia,’ ktorého výstup ja spojený ao vstupom 27 obvodu 28 prvého invartora.í ktorého výstup Js přepojený s druhým vetupom 30 obvodu 31 vyhodnocovania najvičšej okamžitej amplitúdy fázových napitio Výstup z prvého obvodu 17 snimania napitia je spojený s prvým vetupom 29 obvodu 31 vyhodnocovania najvičáej okamžitej amplitúdy fázových napiti, ktorého výstup je spojený eo vetupom 34 obvodu 35 generovania bazpačnostnsj medzery a so vstupom 36 obvodu 37 druhého invertora, ktorého výstup je spojený s prvým vetupom 38 obvodu 40 rozdelovania impulzov. Výstup z druhého obvodu 20 snimania napitia Je spojený s druhým vetupom 25 obvodu 26 vyhodnocovania kladného napitia prvej fázy, ktorého výstup ja spojený so vstupom 32 blokovacieho obvodu 33, ktorého výstup ja přepojený s druhým vstupom 39 obvodu 40 rozdelovania impulzov. Výatup obvodu 35 generovania bezpečnostnej medzery Je spojený s prvým vstupom 42 prvého eúčtového obvodu 43,· prvým vstupom 45 druhého súčtováho obvodu 46,* prvým vetupom 48 tretieho súčtověho obvodu-49/ prvým vstupom 51 Stvrtého súčtováho obvodu 52/ prvým vstupom 54 piateho súčtováho obvodu -55 a β prvým vstupom 57 šiesteho súčtováho obvodu 58. Prvý výstup z obvodu 40 rozdelovania impulzov ja spojený s dru hýra vetupom 41 prvého eúčtového obvodu 43. ktorého výstup Je připojený na vstup 59 prvého výstupního obvodu 60,· ktorého výstup Je spojený s prvou výstupnou svorkou 61. Druhý výstup z obvodu 40 rozdelovania impulzov Je spojený a druhým vstupom 44 druhého súčtováho obvodu 45,¹ ktorého výstup Je spojený so vstupom 62 druhého výstupného obvodu 63, ktorého výstup Js opojený s druhou výstupnou svorkou _64. Treti výstup z obvodu 40 rozdelovania Impulzov Je epojenjf e druhým vetupom 47 tretieho súčtováho obvodu 49/ ktorého výstup Je spojený so vetu3The first input terminal 2 of the first phase of the three-phase 4-wire network is connected to the first input 8 of the three-phase node rectifier circuit 8 of the positive phase voltage half-series with the input 10 of the single phase single-pulse rectifier circuit. negative phase voltage half-periods. The second input terminal of the second phase of the three-phase 4-wire network is connected to the second input 7 of the three-phase node rectifier circuit 8 of the positive phase non-drip phase and the second input 13 of the three-phase node rectifier circuit 11 for the negative phase voltage phase. The third input terminal 4 of the third phase of the three-phase 4-wire network is connected to the third input Q of the circuit 5, the three-phase node rectifier for the positive phase voltage half-cycles and also to the third input 12 of the three phase node rectifier. It is connected to the first input 15 of the first voltage sensing circuit 17 / with the first input 18 of the second voltage sensing circuit 20. ' with a first input 21 of the third voltage sensing circuit 23 and a first input 24 of the first phase positive voltage evaluation circuit 26. The output of the three-phase node rectifier circuit of the positive phase voltage half-phase is connected to the second input 16 of the first voltage sensing circuit 17. The output of the single-phase single-pulse rectifier circuit 9 of the positive phase voltage polpariid is connected to the second input 19 of the second voltage sensing circuit 20. The output of the three-phase node rectifier circuit 11 for the negative phase voltage half-cycles is coupled to the second input 22 of the third voltage sensing circuit 23, the output of which is coupled to the input 27 of the first invertor circuit 28. instantaneous phase voltage amplitude The output of the first voltage sensing circuit 17 is connected to the first inlet 29 of the most immediate instantaneous phase voltage evaluation circuit 31, the output of which is connected to the inapplicant 34 of the basic gap generating circuit 35 and the input 36 of the second inverter connected to the first inlet 38 of the pulse-distribution circuit 40. The output of the second voltage sensing circuit 20 is connected to the second input 25 of the first phase positive voltage evaluation circuit 26, the output of which is connected to the input 32 of the interlock circuit 33, the output of which is coupled to the second input 39 of the pulse distribution circuit 40. The output of the security gap generating circuit 35 is connected to the first input 42 of the first accounting circuit 43, the first input 45 of the second total circuit 46, the first input 48 of the third total circuit-49 / the first input 51 of the fourth total circuit 52 / the first input 54 of the fifth total circuit -55 and β through the first input 57 of the sixth totalization circuit 58. The first output of the pulse-distribution circuit 40 is coupled to the second input 41 of the first accounting circuit 43. whose output is connected to the input 59 of the first output circuit 60; output terminal 61. a second output of the circuit 40 of separating pulses is connected to a second input 44 of the second súčtováho circuit 45, ^one output of which is connected to the input 62 of the second output circuit 63, the output of which Js intoxicated with the second output terminal _64. The third output of the pulse distribution circuit 40 is connected by the second output 47 of the third summing circuit 49 / whose output is connected to theorem 3

CS 274382 Bl pom 65 tretieho výstupného obvodu 66, ktorého výstup jo spojený a trefou výstupnou avorkou 67. Stvrtý výstup z obvodu 40 rozdelovania impulzov Js spojený s druhým vstupom 50 štvrtého súčtového obvodu 52,' ktorého výstup je spojený so vstupom 68 Štvrtého výstupného obvodu 69,' ktorého výstup Je spojený so štvrtou výstupnou svorkou 70. Piaty výstup z obvodu 40 rozdelovania impulzov Je spojený s druhým vstupom 53 piateho súčtového obvodu 55,' ktorého výstup js spojený so vstupom 71 piateho výstupného obvodu 72, ktorého výstup js spojený s pistou výstupnou svorkou 73. Siesty výstup z obvodu 40 rozdslovania impulzov je spojený a druhým vstupom 56 šiesteho súčtového obvodu 58, ktorého výstup js spojený so vstupom 74 šiesteho výstupného obvodu 75, ktorého výstup je spojený eo Siestou výstupnou avorkou 76«CS 274382 B1 pom 65 of the third output circuit 66, the output of which is connected to the third output terminal 67. The fourth output of the pulse-distribution circuit 40 is connected to the second input 50 of the fourth summing circuit 52, the output of which is connected to the input 68 of the fourth output circuit 69 The output of which is connected to the fourth output terminal 70. The fifth output of the pulse-distribution circuit 40 is connected to the second input 53 of the fifth total circuit 55, the output of which is connected to the input 71 of the fifth output circuit 72 The sixth output of the pulse dispensing circuit 40 is coupled to the second input 56 of the sixth summing circuit 58, the output of which is connected to the input 74 of the sixth output circuit 75, the output of which is connected to the Sixth output terminal 76 '

Základnou myšlienkou zapojenia je indikácia a vyhodnocovanie zmany fázy najvffčšej okamžitej amplitúdy fázových nepfftl. Troj fázová vstupné napfftie Ja štvorvodičovou aiefou připojené na svorky 1/ 2, 3, 4. V obvode 5 trojfázového uzlového usmerňovača pre kladné polperičdy fázových napffti sa ziska trojpulzní usměrněný priebeh kladných polperiéd fázových napffti. V obvodš 11 trojfázového uzlového usmerňovača pra záporné polparičdy fázových napffti sa ziska usměrněný priebeh záporných polperlčd fázových napffti. V obvodš 9 jsdnofézového jsdnoirapulzového usmerňovača pre kladnú polperičdu fázového napfftia sa ziska jadnoceetns usměrněný priebeh napfftia prvej fázy, Výstup z obvodu £ trojfázového uzlového usměrňovače pre kladné polperiódy fázových napffti je přivedený do prvého obvodu 17 animania napfftia,' v ktorom sa signál privádzaný z obvodu E> trojfázového uzlového usmerňovača pra kladné polperičdy fázových napffti amplitúdovo upravuje na signál žiadanej hodnoty, ktorý potom vstupuje ako prvý vstup 29 do obvodu 31 vyhodnocovanie najvffčšaj okamžitej amplitúdy fázových napffti. Výstup z obvodu 11 trojfázového uzlového usměrňovače pra záporné polpariódy fázových napffti sa privádza do tretieho obvodu 23 animania napfftia, v ktorom sa signál rovnako, ako v prvom obvode 17 animania napfftia,: amplitúdovo upravuje na signál žiadanej hodnoty,· ktorý potom vstupuje do obvodu 28 prvého invertora, kde sa polarita signálu invertuje·; Výstup z obvodu 28 prvého invertora sa privádza na druhý vstup 30 obvodu 31 vyhodnocovania najvffčšej okamžitej amplitúdy fázových napffti. Výstup z obvodu 9 jadnofázového jadnoimpulzového usmerňovača pra kladnú polperičdu fázového napfftia vstupuje do druhého obvodu 20 enímania napfftia,' v ktorom dochádza tiež k úprava amplitúdy. Výstup z tohto obvodu vstupuje ako druhý vstup 25 do obvodu 26 vyhodnocovanie kladného napfftia prvej fázy, ktorý sladuje napfftia prvej fázy a v Čase, keff je fázové napfftie prvej fázy kladné, generuje na avojom výstupe obdlžnikový signál, ktorý vstupuje do blokovacieho obvodu 33. Výstup z blokovacieho obvodu vstupuje do obvodu 40 rozdelovania impulzov a zabezpečuje blokovanie rozdelovania impulzov až do okamihu,* kým nepřidá prvá kladná polperióda fázového napfftia prvaj fázy,¹ čim je zaručená správná postupnost výskaných impulzov na výstupných svorkách 61/ 64, 67. 70/ 73,' 76 odpovsdajúca postupnosti periodického výskytu najvffčšich okamžitých amplitúd fázových napffti v Jednotlivých fázach. Výstup z obvodu 31 vyhodnocovania najvffčšaj okamžitej amplitúdy fázových napffti vstupuje do obvodu 35 generovania bazpačnoatnaj medzery, výstup z ktorého vstupuje do všetkých šiestich obvodov 43,- 46,- 49 / 52 / 55 / 58. Výstup z obvo du 31 vyhodnocovania najvffčšaj okamžitej amplitúdy fázových napffti vstupuje do obvodu 37 druhého invertora, výstup ktorého je prvým vstupom 38 obvodu 40 rozdslovania Impulzov.The basic idea of the connection is to indicate and evaluate the phase change of the greatest instantaneous amplitude of the phase nepfft1. The three-phase input voltage is connected to terminals 1/2, 3, 4 by a four-wire cable. In the three-phase node rectifier circuit 5 for the positive phase voltage half-phases, a three-pulse rectified positive phase voltage phase is obtained. In the circuit 11 of the three-phase node rectifier for the negative phase voltage half-phase, a rectified course of the negative phase voltage half-phase is obtained. In the circuit 9 of the low phase pulse rectifier for the positive phase voltage semiconductor, the core phase of the first phase is rectified. > The three-phase node rectifier converts the positive phase voltage half-phase amplitude to a setpoint signal, which then enters as the first input 29 into the circuit 31 the evaluation of the maximum instantaneous phase voltage amplitude. The output from the three-phase node rectifier circuit 11 of the negative phase voltage phase is supplied to the third voltage circuit 23, in which the signal, as in the first voltage circuit 17, is amplified to a setpoint signal, which then enters the circuit 28 a first inverter where the polarity of the signal is inverted; The output from the first inverter circuit 28 is applied to the second input 30 of the highest instantaneous phase voltage amplitude evaluation circuit 31. The output from the core phase rectifier pulse rectifier 9 of the positive phase voltage half-phase enters the second voltage measuring circuit 20, in which the amplitude is also adjusted. The output of this circuit enters as a second input 25 to the first phase positive voltage evaluation circuit 26, which aligns the first phase voltage and, at the time that the first phase phase voltage is positive, generates at its output a rectangular signal that enters the blocking circuit 33. The blocking circuit enters the pulse splitting circuit 40 and provides blocking of the pulse splitting until the first positive half-phase of the phase- ¹ phase voltage is added, thereby guaranteeing the correct pulse sequence at the output terminals 61/64, 67. 70/73. 76 corresponding to the sequence of periodic occurrence of the highest instantaneous phase voltage amplitudes in the individual phases. The output of the maximum instantaneous phase amplitude evaluation circuit 31 enters the baspacific gap generating circuit 35, the output from which it enters all six circuits 43, 46, 49/52/55 / 58. Output of the maximum instantaneous phase amplitude evaluation circuit 31 napffti enters the second inverter circuit 37, the output of which is the first input 38 of the pulse distribution circuit 40.

V okamihu/ keff Ja tento obvod odblokovaný, začlna rozdělovat impulzy prichádzajúca z obvodu 37 druhého invertora/ ktorých dlžka trvania a počet odpovedá dlžke trvania a počtu výskytu najvffčšich okamžitých amplitúd fázových napffti v jednotlivých fázach. Seat výstupov z obvodu 40 rozdelovania impulzov vstupuje do šiestich vstupov 41/ 44/ 47,' 50, 53,- 56 šiestich súčtových členov 43, 46, 49, 52, 55/58 tak, ža prvý výstup vstupuje do prvého súčtového Člena, druhý do druhého,. treti do tretieho, štvrtý do štvrtého, piaty do piateho a šieety do šiastaho. V súčtových obvodoch 43, 46, 49, 52, 55, 58 dochádza k ačitaniu elgnálov prichádzajúcich z výstupu obvodu 35 gsnsrovania bszpsčnostnej medzery a signálov prichádzajúcich z výatupov obvodu 40 rozdslovania impulzov. Tým Ja zabezpečená dlžka trvania výstupného impulzu odpovsdajúca dlžke trvania výskytu najvffčšaj okamžitej amplitúdy fázového napfftia/ súvislosf medzi sladom fáz a sledom výstupných signálov a doba bezpečnostnajWhen / keff is unlocked, it starts to distribute pulses coming from circuit 37 of the second inverter / whose duration and number corresponds to the duration and number of occurrence of the highest instantaneous phase voltage amplitudes in each phase. The output of the pulse splitting circuit 40 enters the six inputs 41/44/47, 50, 53, 56 of the six sum members 43, 46, 49, 52, 55/58 so that the first output enters the first summing member, the second to another ,. third to third, fourth to fourth, fifth to fifth, and sixth to sixth. In the summing circuits 43, 46, 49, 52, 55, 58, the signals coming from the output of the gaps of the gaps and the signals coming from the outlets of the pulse-distributing circuit 40 are counted. Thus, the duration of the output pulse corresponding to the duration of the occurrence of the highest instantaneous amplitude of the phase voltage / continuity between the malt phase and the sequence of the output signals and the safety time is ensured.

CS 274382 Bl medzery medzi dvorná po sebe idúclmi roznymi výstupnými signálmi. Výstupy zo súčtových obvodov 43 , 46, 49 , 52,· 55,· 58 vstupujú do výstupných obvodov 60, 63, 69, 72, 75, 66, ktoró signály invertujú a impedančně upravia, Výstupy z nich sú potom přivedené na výstupné svorky 61, 64« 67, 70, 73, 76.CS 274382 B1 the gaps between successive different output signals. Outputs from the summing circuits 43, 46, 49, 52, · 55, · 58 are input to the output circuits 60, 63, 69, 72, 75, 66, which invert and impedance the signals. The outputs are then applied to the output terminals 61 64 64, 70, 73, 76.

Popisané zapojenie generátore impulzov pre riadenle troj fázového tranzistorového usměrňovače sa moža uplatnit nielen pre riadenie jednoduchého trojfázového tranzistorového usměrňovače, ale aj pra riadenie trojfázového rekuperačného tranzistorového usměrňovače. Oba tieto usměrňovače aa dajú s výhodou využit při konštrukcii výkonových polovodičových meničov.The described pulse generator connection for the control of the three-phase transistor rectifier can be applied not only for the control of a simple three-phase transistor rectifier, but also for the control of a three-phase regenerative transistor rectifier. Both of these rectifiers aa are advantageously used in the construction of power semiconductor converters.

Claims

EN 274382 B1 4 gaps between consecutive successive output signals. The outputs from the summing circuits 43, 46, 49, 52, 55, 58 enter the output circuits 60, 63, 69, 72, 75, 66 to invert and modify the signals. The outputs from these are then supplied with output terminals 61, 64 «67, 70, 73, 76. The described circuit of the pulse generator for controlling the three-phase transistor rectifier can be used not only to control a simple three-phase transistor rectifier, but also to control a three-phase regenerative transistor rectifier -enators. Both of these rectifiers can be advantageously used in the construction of power semiconductor converters. SUBSTITUTE A pulse generator connection for controlling a three-phase transistor rectifier, characterized in that "the first first phase input terminal (2) of the three-phase four-wire network is connected to the input (10) of the circuit (9) of a single-phase single pulse rectifier for the positive phase voltage, with the first input (6) a three-phase node rectifier circuit (5) for the positive phase voltage and first input (14) of the three-phase rectifier rectifier circuit (11) for the negative phase voltage, the second input (13) of which is connected to the second input terminal (3) a second phase of a three-phase four-wire network and 8 a second input (7) of a circuit (5) of a three-phase node rectifier for a phase-to-phase half terminal, the third input (8) of which is connected to a third input terminal (4) of the three-phase four-wire four-wire with a third input (12) of the three-phase knot circuit (11) a negative phase voltage transformer, the output of which is connected to a second input (22) of a third signal circuit (23) whose first input (21) is connected to the first input (18) of the second sensor circuit (20) the first input (15) of the first circuit (17) is sensed, 1 with the first input (24) of the positive voltage evaluation circuit (26) of the first phase with the fourth input terminal (1) of the neutral conductor of the three-phase four-wire network, and that the output of the phase-to-phase single-pulse rectifier circuit (9) is coupled to the second input (19) of the second snimanian circuit, whose output is coupled to the input (25) of the positive-first-circuit evaluation circuit (26). a phase whose output is coupled to the input (32) of the interlock circuit (33) which output is coupled to a second input (39) of the pulse distribution circuit (40); which first input (38) is connected to the output of the second inverter circuit (37); whose input (36) is connected to the input (34) of the safety gap generation circuit (35) and the output of the most current phase amplitude amplitude evaluation circuit (31), the second input (30) of which is connected to the output (28) of the first inverter, whose input (27) is connected to the output of the third circuit (23) snimania napfftia ,? that the first input (29) of the most current instantaneous amplitude evaluation circuit (31) is connected to the output of the first circuit (17) of the snimanianapfftia ,; the second input (16) of which is connected to the output of the three-phase nodular circuit circuitry (5) for positive phase voltage transducers and that the output of the safety gap generating circuit (35) is connected to the first input (42) of the first summing circuit (43) the second input (41) is coupled to the first output of the pulse distribution circuit (40), the second output being connected to the second input (44) of the second summing circuit (46) whose first input (45) is connected to the first input (42) of the first addition sum the circuit (43) and with the first input (48) of the third sum circuit (49)! which second input (47) is connected to a third pulse distribution circuit (40) whose fourth output Js is connected to a second input (50) of the fourth sum circuit (52), whose first input (51) is connected to the first input (48) the third sum total circuit (49) and the 8 first input (54) of the fifth sum circuit (55), the second input (53) Js connected to the fifth output of the pulse distribution circuit (40), which output Js is connected to the second input (56) a multiple sum circuit (58) whose first CS 274382 B1 input (57) is coupled to a first input (54) of a fifth sum circuit (55) whose output is coupled to an input (71) of a fifth output circuit (72), whose output is switched by the fifth output terminal (73),! wherein, accordingly, the output of the first total circuit (43) is coupled to the input (59) of the first output circuit (60) whose output is coupled to the first output terminal (6l), that the output of the second sum circuit (46) is connected to an input (62) of a second output circuit (63) whose output is coupled to a second output terminal (64) that the output of the third sum circuit (49) is connected to an input (65) of the third output circuit (66) of which the output is coupled to a third output terminal (67), the output of the fourth sum circuit (52) is connected to an input (68) of a fourth output circuit (69) whose output is coupled to a fourth output terminal (70) and a sixth output terminal The summing circuit (58) is connected to the input (74) of the sixth output circuit (75), the output of which is connected to the output circuit (76) and the drawing.