CS273486B1 - Connection of control circuits for automatic setting-up transmission from amplifier - Google Patents
Connection of control circuits for automatic setting-up transmission from amplifier Download PDFInfo
- Publication number
- CS273486B1 CS273486B1 CS695588A CS695588A CS273486B1 CS 273486 B1 CS273486 B1 CS 273486B1 CS 695588 A CS695588 A CS 695588A CS 695588 A CS695588 A CS 695588A CS 273486 B1 CS273486 B1 CS 273486B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- amplifier
- input
- register
- comparator
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 12
- 230000000750 progressive effect Effects 0.000 claims description 15
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
vynález řeší zapojení logických obvodů, které řídí proceduru automatického nastavení přenosu (zesíleni) zesilovače s diskrétně nastavitelným napětovým přenosem (zesílením).' Zapojení jo určeno především pro použití ve spojení s operačními zesilovači pracujícími v zapojení ae stejnosměrnou vazbou.
Přesné zesilovače s diskrétně řízeným zesílením jsou používány v různých přístrojových systémech, např. tam, kde je třeba před začátkem měření nastavit vhodné počáteční podmínky tím způsobem,' že se pro dané vstupní napětí zesilovače automaticky nastaví takové zesílení, aby výstupní napětí dosáhlo požadované velikosti. Obvyklé řešení zesilovače s diskrétně nastavitelným zesílením spočívá v zapojení operačního zesilovače se zpětnovazební smyčkou, ve které je zařazena přepínatelná odporová sít. Jako odporové sítě může být použit např. násobiči digitálně analogový převodník. Při automatickém nastavování přenosu ovládají přepínáni odporové sítě řídicí logické obvody. Tyto obvody vyhodnocují stav na výstupu komparátoru, který porovnává velikost zesíleného napětí s požadovanou velikostí danou referenčním napětím přivedeným na druhý vstup komparátoru. Řídicí logické obvody bývají nejčastěji sestaveny z binárních integrovaných čítačů a z několika pomocných logických kombinačních a sekvenčních integrovaných obvodů. Po zahájeni procedury automatického nastavení zesílení jsou čítače plněny hodinovou frekvencí z generátoru a svými výstupními stavy postupně přepínají odporovou sít, a tím také přenos (zesílení) zesilovače. Nastavovací procedura je ukončena tehdy, když výstupní napětí zesilovače překročí velikost referenčního napětí. Nastavené zesílení je tedy vybráno z řady přípustných diskrétních hodnot.
Nevýhoda popsaného řešení spočívá v tom, že doba trvání nastavovací procedury není konstantní a závisí na velikosti vstupního napětí zesilovače. Pro n bitový binární čítač může být doba nastavení až
V Tclk · 2 kde je doba periody hodinové frekvence, kterou jsou při nastavování plněny čítače.
Další nevýhodou je to, že nastavovací procedura je ukončena až po překročení referenčního napětí, kdy výstupní napětí je větší než referenční napětí. Velikost rozdílu těchto dvou napětí není přitom známa a za určitých podmínek může dosáhnout značné velikosti. Výsledek nastavovací procedury tak může být zcela znehodnocen nebo je nutné zařadit další obvody, které tuto nevýhodu kompenzují.
Uvedené nedostatky řeší zapojení řídicích obvodů pro automatické nastavení přenosu zesilovače s diskrétně nastavitelným zesílením podle vynálezu, jehož podstata spočívá v tom, že na analogový vstup zesilovače s diskrétně nastavitelným zesílením je připojeno vstupní napětí a analogový výstup zesilovače s diskrétně nastavitelným zesílením, na němž je zesílené výstupní napětí, je spojen s neinvertujícím vstupem komparátoru. Na invertující vstup komparátoru je připojen výstup referenčního napětí ze zdroje referenčního napětí. Výstup komparátoru je přiveden na datový vstup registru s postupnou aproximací, na jehož hodinový vstup je současně připojen výstup hodinových impulsů z generátoru hodinových impulsů. Na startovací vstup registru s postupnou aproximací je připojen výstup startovacího impulsu ze startovacího obvodu. Skupinový datový výstup registru s postupnou aproximací je spojen s řídicím vstupem zesilovače s diskrétně nastavitelným zesílením.
Zapojení s aproximačním registrem využívá výhod vyšší integrace se všemi z toho plynoucími výhodami. Dovoluje předat infcřřmaci ve formě stavového slova o nastaveném zesílení nejen v paralelním, ale £ v sériovém kódu.
Zapojení podle vynálezu umožňuje automatické nastavení zesílení přístrojového zesilovače přesněji než známá zapojení s čítači,, nebot na rozdíl od nich je velikost přenosu nastavována tak, že výstupní napětí bude.'menší nebo rovno napětí referenčnímu. Právě při posledním nastavovacím kroku, při kterénr dochází k překročení referenčního napětí, vzniká u běžného zapojení nedefinovatelná chyba. Další předností zapojení je konstantní doba nastavovací procedury. Přitom je doba této procedury v průměru mnohem kratší než u zapojení s čítači.
CS 273486 Bl
Platí totiž, Zo doba nastavení n bitů buda:
Tn “ Tclk ’ n ζ
Na výkresu je znázorněn příklad zapojení podle vynálezu.
Svorka vstupního napětí 0χ je připojena na analogový vstup 11 zesilovače s diskrétně nastavitelným zesílením 1. Svorka výstupního napětí U2 z analogového výstupu 12 zesilovače s diskrétně nastavitelným zesílením 1 je připojena na neinvertující vstup 23, komparátoru 2· Na invertující vstup 22 komparátoru 2 je připojen výstup referenčního napětí 31 zdroje referenčního napětí 3,· Výstup 23. komparátoru 2, je přiveden na datový vstup 51 registru s postupnou aproximací 5, na jehož hodinový vstup 52 je současně připojen výstup hodinových impulsů 41 generátoru hodinových impulsů 4.· Na startovací vstup 53 registru s postupnou aproximací 2 3e připojen výstup startovacího impulsu 61 ze startovacího obvodu 6. Skupinový datový výstup 54 registru s postupnou aproximací 5 je spojen s řídicím vstupem 13 zesilovače s diskrétně nastavitelným zesílením JI·
Procedura automatického nastavení zesílení řízená vnějším jednofázovým hodinovým generátorem se spouští startovacím impulsem na vstupu registru s postupnou aproximací. S příchodem prvního hodinového impulsu ve stavu L se registr s postupnou aproximací nuluje. Ncjvyšší bit skupinového paralelního výstupu přejde do testovacího stavu L, ostatní paralelní datové výstupy přejdou do stavu H. Tím se nastaví určitý přenos zesilovače s diskrétně nastavitelným zesílením. Velikost zesíleného napětí na výstupu zesilovače je porovnávána s velikostí referenčního napěti komparátorem. V případě, še zesílené napětí překročí velikost referenčního napětí, bude na výstupu komparátoru stav H, v případě, Ze bude zesílené napěti menší než napětí referenční/ nastaví se na výstupu komparátoru logická úroveň L. s příchodem prvního hodinového impulsu po uvolnění startovacího vstupu registru s postupnou aproximací do stavu H se okamžitý stav výstupu komparátoru připojeného k datovému vstupu registru s postupnou aproximací přenese jako nejvyšší platný bit do skupinového paralelního datového výstupu registru s postupnou aproximací. Současně přejde sousední nižší datový výstup do testovacího stavu L. Postup se opakuje až do příchodu posledního n-tého hodinového impulsu, který přenese nejnižší platný datový bit do skupinového paralelního výstupu registru s postupnou aproximací..jTím je procedura automatického nastavení zesílení zesilovače s diskrétně nastavitelným přenosem ukončena. Příchod dalších hodinových impulsů již nic nezmění na velikosti nastaveného přenosu zesilovače.
Zapojení podle vynálezu lze využít v obvodech s diskrétně řízenými zesilovači pro automatické zesílení, např. při nastavování počátečních podmínek před zahájením měření. Vzhledem k rychlosti nastavovací procedury je při měření pomalu se měnících signálů možné automatické nastavování provádět i během měření. Dále je zapojeni možné využit i pro samočinné vyrovnávání posunu nuly na výstupů operačních a přístrojových zesilovačů.
Claims (2)
- PŘEDMĚT VYNALEZU1. Zapojeni řídicích obvodů pro automatické nastavení přenosu zesilovače, ve kterém je analogový vstup zesilovače s diskrétně nastavitelným zesílením připojen na vstupní svorku a analogový výstup zesilovače s diskrétně^nastavitelným zesílením je spojen s výstupní svorkou a s neinvertujícím vstupem komparátoru, na jehož invertující vstup je připojena výstupní svorka zdroje referenčního napětí, vyznačující se tím, že výstup (23) komparátoru (2) je přiveden na datový vstup (51) regisťťu (5) s postupnou aproximací a skupinový datový výstup (54) registru (5) s postupnou aproximací je spojen s řídicím vstupem (13) zesilovače (1) s diskrétně nastavitelným zesílením·;
- 2. Zapojení řídicích obvodů pro automatické nastavení přenosu zesilovače, ve kterém se pro automatické nastavení přenosu zesilovače využívá registr's postupnou aproximací, vyznačující se tím, že na hodinový vstup (52) registru (5) s postupnou aproximací je připojen výstup (41) hodinových impulsů generátoru (4) hodinových impulsů a na startovací vstup (53,CS 273486 Bl registru (5) s postupnou aproximací je připojen výstup (61) startovacího impulsu starto vacího obvodu (6).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS695588A CS273486B1 (en) | 1988-10-21 | 1988-10-21 | Connection of control circuits for automatic setting-up transmission from amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS695588A CS273486B1 (en) | 1988-10-21 | 1988-10-21 | Connection of control circuits for automatic setting-up transmission from amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS695588A1 CS695588A1 (en) | 1990-07-12 |
| CS273486B1 true CS273486B1 (en) | 1991-03-12 |
Family
ID=5417766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS695588A CS273486B1 (en) | 1988-10-21 | 1988-10-21 | Connection of control circuits for automatic setting-up transmission from amplifier |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS273486B1 (cs) |
-
1988
- 1988-10-21 CS CS695588A patent/CS273486B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS695588A1 (en) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675562A (en) | Method and apparatus for dynamically controlling the timing of signals in automatic test systems | |
| US6094075A (en) | Current control technique | |
| EP0136203B1 (en) | Apparatus for dynamically controlling the timing of signals in automatic test systems | |
| US4804863A (en) | Method and circuitry for generating reference voltages | |
| US6870419B1 (en) | Memory system including a memory device having a controlled output driver characteristic | |
| US4820944A (en) | Method and apparatus for dynamically controlling the timing of signals in automatic test systems | |
| US5805089A (en) | Time-division data multiplexer with feedback for clock cross-over adjustment | |
| US5818378A (en) | Cable length estimation circuit using data signal edge rate detection and analog to digital conversion | |
| US6028438A (en) | Current sense circuit | |
| AU575962B2 (en) | Logic circuit | |
| EP1048109B1 (en) | Current control technique | |
| US4794374A (en) | Flash A/D Converter | |
| US20040155680A1 (en) | Process and device for outputting a digital signal | |
| CS273486B1 (en) | Connection of control circuits for automatic setting-up transmission from amplifier | |
| US5212484A (en) | Digital to analog converter system employing plural digital to analog converters which is insensitive to resistance variations | |
| US4821003A (en) | Electromagnetic variable delay line with linear compensation | |
| EP0505160A2 (en) | Monostable multivibrating circuit | |
| SU1112546A1 (ru) | Устройство дл измерени погрешности цифро-аналоговых преобразователей | |
| EP1821409A1 (en) | Current control technique | |
| KR0165822B1 (ko) | 오프셋 조절 장치 | |
| SU913407A1 (ru) | Функциональный преобразователь 1 | |
| RU1709841C (ru) | Функциональный генератор | |
| SU940295A2 (ru) | Параллельно-последовательный аналого-цифровой преобразователь | |
| JP3351971B2 (ja) | 信号遅延用集積回路 | |
| JPH03145330A (ja) | ラッチングコンパレータ回路 |