CS273313B2 - Switch amplifier for digital power amplifying - Google Patents

Description

Vynález se týká spínacího zesilovače k číslicovému výkonovému zesilování analogového vstupního signálu, se vstupem, s měničem signálu a s větším počtem stejných spínacích stupňů zapojených do série, kde měnič signálu je zapojen na vstupu a svým výstupem je v činném spojení se spínacími stupni. Takový zesilovač je vhodný zejména pro rozhlasové vysílače.

Z německého spisu DOS č. 30 44 956 jě známý zesilovač, ve kterém se celý možný napěťový rozsah analogového vstupního signálu rozděluje do většího počtu stejných napěťových stupňů a každému napěťovému stupni še přiřadí jeden spínací stupeň, a kde právě tolik spínacích stupňů, kolik je napěťových stupňů v každé amplitudě analogového vstupního signálu, se zapojuje svými výstupními napětími do série a tedy sumuje. Jako výstupní siga nál vzniká v tomto zesilovači časově závislé napětí schodovitého průběhu, které po vyhlazení v dolní propusti aproximuje zesílený analogový vstupní signál. Popsaný zesilovač se osvědčil zejména jako modulační zesilovač ve výkonových rozhlasových vysílačích a přispěl k podstatnému zvýšení účinnosti zesilovače, pokud jde o přivedenou elektrickou energii.

Podstatným znakem známého zesilovače je pevné přiřazení mezi jednotlivými napěťovými stupni vstupního signálu a příslušnými spínacími stupni na výstupní straně. Pokaždé, když amplituda vstupního signálu během zvyšování dosáhne určitého napěťového stupně, připojí se určitý spínací stupeň, příslušející tomuto napěťovému stupni, do sériového obvodu, takže jeho výstupní signál se na výstupu přičítá. Pokaždé, když amplituda vstupního signálu při zmenšování klesne pod tento určitý napěťový stupeň, odpojí se tentýž spínací stupeň do sériového obvodu, takže jeho výstupní napětí se nepřičítá. Když amplituda leží trvale pod nebo nad tímto napěťovým stupněm, zůstává příslušný spínací stupeň trvale odpojen případně připojen.

Protože při normálním zesilování, například v rozhlasovém vysílači, se v důsledku statistického rozložení vyskytují velmi malé a velmi velké amplitudy signálu při analogovém vstupním signálu poměrně méně často než střední amplitudy, nastávají ve spínacích stupních přiřazených k těmto okrajovým amplitudovým rozsahům poměrně zřídka spínací pochody. Spínací stupně příslušející malým amplitudám jsou po převážnou dobu připojené, zatímco spínací stupně příslušející velkým amplitudám jsou po převládající dobu odpojené. V souladu s nestejným rozložením amplitud pracují tedy následkem neproměnného přiřazení ve známém zesilovači různé spínací stupně v nestejných provozních podmínkách.

K nestejnému rozložení spínacích pochodů přistupuje další, velice nevýhodná nerovnost v zatížení spínacích stupňů, která vyplývá z principu sériového zapojení. Čím víc spínacích stupňů je při konstantním zatížení na výstupu zapojeno do série, tím vyšší je součet sériových výstupních napětí, tedy i proud protékající každým spínacím stupněm. Když se tedy k existujícímu sériovému zapojení několika spínacích stupňů připojí nebo od něho odpojí jeden spínací stupeň, musí se v tomto stupni připojovat nebo odpojovat podstatně vyšší proud než ve stupních na začátku sériového obvodu. Proudové zatížení spínacích prvků ve spínacích stupních je tedy větší, čím vyšší je amplituda vstupníhq signálu jim přiřazených napěťových stupňů, takže zjednodušeně řečeno při pevném přiřazení podle známého stavu techniky jsou horní spínací stupně zatíženy trvale vysokým zatížením při spínání, zatímco nižší spínací stupně jsou zatíženy podstatně méně.

Konečně dochází u popsaného známého zesilovače za jistých předpokladů k velice krátkým periodám připojení a odpojení jednotlivých spínacích stupňů, což vyžaduje zbytečně vysokou frekvenci spínání spínacích prvků zapojených ve spínacích stupních, takže například tyristory lze použít pouze omezeně'v důsledku zpožňovacích pochodů, které jsou jim ϋ

CS 273 313 B2 vlastní a které jsou vyvolány připojenými prvky zapojení. Když se totiž například zesiluje vstupní signál s vyšším kmitočtem, jehož amplituda kolísá mezi dvěma sousedními napěťovými stupni, připojují a odpojují se příslušné spínací stupně s tímtéž vyšším kmitočtem, zatímco ostatní spínací stupně zůstávají beze změny připojené případně odpojené.

Účelem vynálezu je vytvořit spínaoí zesilovač k číslicovému výkonovému zesilování analogového vstupního signálu tak, aby V něm byl zajištěn stejnoměrný provoz jednotlivých spínacích stupňů a aby umožňoval snížení nezbytné frekvence spínání v jednotlivých spínacích stupních.

Podstata vynálezu spočívá v tom, že spínací stupně mají každý jeden řídicí vstup a jeden kontrolní výstup, mezi spínacími stupni a měničem signálu je zapojena budicí jednotka se dvěma vstupy a s výstupy odpovídajícími počtem počtu spínacích stupňů, jejíž jeden vstup je spojen s výstupem měniče signálu a jejíž výstupy jsou připojeny každý k řídicímu vstupu jednoho spínacího stupně a spínacím stupňům je ke sledování jejich provozního stavu přiřazena kontrolní jednotka s počtem vstupů, odpovídajícím počtu spínacích stupňů a s výstupem, přičemž vstupy kontrolní jednotky jsou spojeny každý s kontrolním výstupem jednoho spínacího stupně a výstup kontrolní jednotky je připojen ke druhému vstupu budicí jednotky. Spínací stupně jsou tedy buzeny měničem signálu přes budicí jednotku, která před každým spínacím pochodem nově určuje přiřazení mezi napěťovým stupněm a spínacím stupněm. To má tu výhodu, že spínací stupně mohou pracovat nezávisle na druhu analogového vstupního signálu a jeho amplitudovém rozložení podstatně stejnoměrněji. Přitom je neustále sledován provozní stav spínacích stupňů a přiřazení mezi napěťovým a spínacím stupněm před spínacím pochodem je určováno na základě okamžitého provozního stavu spínacích stupňů, protože mezi provozním stavem a řízením spínacích stupňů je pak možná zpětná vazba, která reaguje individuálně na každý spínací stupeň. Podle dalšího výhodného provedení vynálezu každý spínací stupeň je spojen s časoměrným zařízením k měření doby mezi dvěma následujícími spínacími pochody a s pamětí k záznamu příslušného spínacího stavu a časoměrná zařízeni a paměti jsou spojeny se srovnávací logikou. Časoměrná zařízení měří čas mezi dvěma následujícími spínacími pochody každého spínacího stupně a pro okamžité připojení nebo odpojení sp'ínaciho stupně se zvolí ten spínací stupneň, který jc od svého posledního spínacího pochodu nejdelší dobu odpojen nebo připojen. Tímto způsobem lze zabránit příliš krátkým spínacím periodám ve spínacích stupních.

Časoměrná zařízení jsou s výhodou vytvořena jako číslicové čítače, spojené se zdrojem synchronizačních impulsů, a paměti jsou účelně tvořeny bistabilními klopnými obvody.

Vynález bude vysvětlen pomocí příkladu provedení znázorněného na výkresu, kde značí obr. 1 blokové schéma spínacího zesilovače podle vynálezu s přídavnou kontrolní jednotkou, obr. 2 příklad provedení kontrolní jednotky z obr, 1, obr. 3 příklad provedení budicí jednotky z obr. 1, obr. 4 příklad měniče signálu a obr. 5 až 9 přiřazení mezi napěťovými a spí nacími stupni v zesilovači podle vynálezu pro dvě různé amp-litudy vstupního signálu v porovnání ke stav u techniky.

Na obr. 1 je blokové schéma spínacího zesilovače podle vynálezu s přídavnou kontrolní jednotkou. Ze vstupu 14 přichází analogový vstupní signál, který se má zesilovat, do měniče .1 signálu. Měnič i signálu vysílá na. svém výstupu Al řídicí rozkazy, které přicházejí na vstup E2 budicí jednotky 2. Z budicí jednotky 2 vedoucí řídicí vedení do většího počtu spínacích stupňů SI až S6, z nichž je pro přehlednost znázorněno pouze šest stupňů. Spínací stupně SI až S6 obsahují výkonové stejnosměrné napěťové zdroje U1 až U6 se stejným výstupním napětím a odpovídající spínací prvky SE1 až SE6. které mohou být například vytvoře3

CS 273 313 B2 ny jako přepínače a společně s napěťovými zdroji U1 až U6 zapojeny tak, že napěťové zdroje U1 až U6 mohou být výstupním napětím zapojeny do série. Z každého spínacího stupně SI až' S6 vede v tomto případě kontrolní vedení do společné kontrolní jednotky £, ve které jsou sledovány určité provozní parametry spínacích stupňů SI až S6. Kontrolní jednotka £ vysílá na svém výstupu A3 řídicí a adresové rozkazy, které přicházejí přes vstup E2’zpátky do budicí jednotky £, čímž vzniká zpětnovazební smyčka. Spínací stupně SI až 56 pracují v sériovém zapojení do zátěže _4, kterou může být například vysokofrekvenční koncový stupeň rozhlasového vysílače a která může přídayně obsahovat k vyhlazení dolní propust. Časový průběh pochodů ve spínacím zesilovači podle vynálezu je mezi jednotlivými funkčními jednotkami účelně řízen a synchronizován společným zdrojem £ synchronizačních impulsů, který je přes taktovací vedeni spojen alespoň s měničem signálu £ a s kontrolní jednotkou £ a v případě potřeby i s budicí jednotkou 2.

Měnič £ signálu rozděluje, jak ukazuje obr. 5, rozsah E5B vstupního signálu, to znamená rozsah maximální amplitudy II signálu, do několika stejných napěťových stupňů Bl až £6. Měnič £ signálu snímá periodicky s frekvencí zdroje £ synchronizačních impulsů okamžitou amplitudu analogového vstupního signálu a zjišťuje, kolik napěťových stupňů je v této snímané amplitudě obsaženo. Když se počet těchto napěťových stupňů zvýší oproti předchozí hodnotě, zjištěné při předchozím snímání., o jedničku, vznikne na výstupu AI příslušný řídicí rozkaz, který způsobí připojení jednoho přídavného snímacího stupně do sériového obvodu. Když se ppčet napěťových stupňů o jedničku zmenší, vyšle se analogickým způsobem řídicí rozkaz, který vyvolá odpojení jednoho ze spínacích stupňů SI až S6 ze sériového obvodu. Který ze spínacích stupňů SI až S6 má být připojen, případně odpojen, se řídí řídicími a adresovými rozkazy z kontrolní jednotky £.

Příklad provedení měniče £ signálu podle obr. 1 je znázorněn na obr. 4. Analogový vstupní signál přechází ze vstupu 14 do analogově číslicového převodníku ££, který je přes taktovací vstup TI řízen taktovacím signálem ze zdroje £ synchronizačních impulsů a snímá například každých 10 yus vstupní signál. Analogově číslicový převodník 11 vytváří číslicovou hodnotu, která odpovídá okamžité hodnotě amplitudy vstupního signáli a vysílá se do paměti 12 amplitudové hodnoty. Současně se zaznamenáním v paměti 12 amplitudové hodnoty přichází číslicová hodnota na vstup srovnávací logiky £3, která je rovněž synchronizována přes taktovací vstup T£. Na další vstup srovnávací logiky 13 přichází ta číslicová hodnota amplitudy, která pochází z předchozího snímání vstupního signálu, byla zaznamenána v paměti 12 velikosti amplitudy před záznamem nové hodnoty a současně se záznamem nové hodnoty se vymazává.

Tímto způsobem se ve srovnávací logice 13 porovnává právě zjištěná hodnota amplitudy s předchozí zjištěnou hodnotou ve formě ekvivalentních číslicových hodnot. Při zvýšení amplitudy vysílá srovnávací logika 13 řídicí rozkaz přes připojovací vedení Z, při poklesu amplitudy ovládací rozkaz přes odpojovači’ vedení W, která obě tvoří výstup AI.

Mimoto je rovněž možné·brát jako srovnávací hodnotu pro srovnávací logiku 13 místo číslicové amplitudové hodnoty, vyplývající z předchozího snímání a odebíráni z analogově číslicového převodníku £, tu číslicovou hodnotu, která odpovídá počtu skutečně připojených spínacích stupňů SI až £6. Tím se dá zabránit tomu, aby případné chyby v ovládání mezi měničem £ signálu a spínacími stupni S2 až S6 nekorigované zkreslily průběh signálu na výstupu spínacího zesilovače. ~

Připojovací vedení Z_ a odpojovači vedení W vedou k příslušnému vstupu E2 budicí jednotky 2, jejíž provedení je znázorněno na obr. 3. Připojovací vedení 1 končí v budicí jedCS273 313 82 notce 2 v přepínací logice £, odpojovači vedení W ve stejné přepínací logice £. Obě přepínací logiky £, 8. jsou buzeny přes příslušné dekodéry 2, £0, které dostávají na vstupu EP'z kontrolní jednotky £ v kódované formě adresovou informaci o těch obou spínacích stupních Sl až S6, které se mají jako následující stupně připojit, případně odpojit. Jakmile jsou přicházející adresové informace dekódovány ve vybuzeném dekodéru £ nebo £0, uvede tento dekodér v činnost příslušnou přepínací logiku £ nebo £, která vytvoří spojení mezi vstupním připojovacím vedením 1 nebo odpojovacím vedením W, které vede k tomu spínacímu stupni 51 až S6. který je přiřazen zpracované adresové informaci.

Celkem je každý spínací stupeň Sl až £6 propojen s budicí jednotkou 2, přes dvojici vedení, která se skládá z připojovacího vedení l a odpojovacího vedení W a přes kterou lze vysílat buS řídicí rozkaz k připojení nebo řídicí rozkaz k odpojení do příslušného spínacího stupně Sl až £6. Když je například spínací stupeň S5 ještě nepřipojen a přepínací logika 7 je nastavena tak, že následující spínací rozkaz přijde právě do tohoto spínacího stupně £5, zapojí se spínací stupen S5 se svým stejnosměrným napěíovým zdrojem U5 do sériového obvodu a zvýší výstupní napětí o příslušnou hodnotu. V kontrolní jednotce se nyní na základě provozních údajů o všech spínacích stupních Sl až £6 vytvoří nový, ještě nepřipojený spínací stupeň, a příslušná adresová informace se vyšle přes dekodér £ do přepínací logiky £; přepínací logika £ vytvoří nové přiřazení mezi svým vstupem a výstupem, které odpovídá adresové informaci, takže při příchodu následujícího připojovacího rozkazu z měniče £ signálu se připojí nově zvolený spínací stupeň Sl až £6. Analogický'průběh nastává při odpojování pomocí dekodéru 10 v přepínací logice £.

Vnitřní konstrukce kontrolní jednotky £ se řídí v jednotlivostech podle toho, jakým způsobem má být sledován provozní stav jednotlivých spínacích stupňů Sl až 56. Podle výhodného provedení vynálezu se měří čas mezi dvěma následujícími spínacími pochody pro každý spínací stupeň Sl až S6 a pro okamžitý pochod připojení, případně odpojení, se·zvolí ten spínací·stupeň, který je od svého posledního spínacího pochodu odpojen nebo připojen nejdelší dobu. Zapojení kontrolní jednotky £, vhodné pro tento způsob sledování, je znázorněno na obr, 2,

Z jednotlivých spínacích stupňů Sl až 56 vedou dvojice kontrolních vedení do kontrolní jednotky £, přičemž každá dvojice obsahuje opět připojovací vedení £ a odpojovači vedení W. Každá dvojice kontrolních vedení je spojena s nastavovacím vstupem S a se zpětným nastavovacím vstupem £ paměti F1 až F6. která je vytvořena jako bistabilní klopný obvod. Výstupy £ pamětí F1 až F6 jsou spojeny vedením s odpovídajícím počtem vstupů srovnávací logiky 6.· Každá dvojice kontrolních vedení mezi spínacími stupni Sl až S6 a pamětmi F1 až F6 je dále spojena přes součtové hradlo Gl až G6 se zpětným nastavovacím vstupem £ jednoho z řady čítačů Zl až Z6, z nichž každý je přiřazen jednomu spínacímu stupni Sl až S6. Čítače Z1 až ,Z 6 počítají taktovací impulsy ze zdroje £ synchronizačních impulsů, které přicházejí přes taktovací vstup T£ na jednotlivé taktovací vstupy £ čítačů Zl až Z6. Okamžitý stav čítačů Zl až Z6 se vysílá vedením do srovnávací logiky 6 a v ní se vyhodnocuje.

Popsaná kontrolní jednotka £ pracuje takto : Pokaždé , když se jeden ze spínacích stupňů Sl až £6 připojí řídicím rozkazem z měniče £ signálu například přes přepínací logiku £, dojde impuls přes připojovací vedení Z příslušné dvojice kontrolních vedení na nastavovací vstup £ příslušné paměti F1 až F6 a nastaví její výstup £ na logickou hodnotu 1. Tím se podává do srovnávací logiky £ informace, že přiřazený spínací stupeň 51 až 56 je připojen a může být tedy v následujícím pouze odpojen. Současně přijde impuls přes součtové hradlo Gl až G6 na zpětný nastavovací vstup £ příslušného čítače Zl až Z6 a nastaví je na hodnotu 0. Počítáním taktovacích impulsů; a zpětným nastavováním příslušného spí5

CS 273 313 B2 nacího stupně SI až S6 při každém spínacím pochodu je chod čítače Z1 až Z6 mírou doby, která uplynula od posledního spínacího pochodu, v tomto případě od připojení spínacího stupně SI až S£.

Když se spínací stupeň SI až S£ řídicím rozkazem odpojí pře přepínací logiku £ ze sériového obvodu, vyšle se impuls přes odpojovači vedení W dvojice kontrolních vedení na zpětný nastavovací vstup £ paměti F1 až F6 a její výstup se tím nastaví na logickou hodnotu 0. Tím dostane srovnávací logika £ údaj o tom, že připojený spínací stupeň byl odpojen a že se tedy dá znovu připojit. Současně dojde tento impuls přes součtové hradlo G1 až G£ na zpětný nastavovací vstup R čítače Z1 až Zě a nastaví jej znovu na hodnotu 0.

Stav čítačů Z1 až Z£, který se při každém synchronizačním impulsu obecně zvýší o jedníčku, je tedy neustále mírou doby, která u každého spínacího stupně SI až S£ uplanula od posledního spínacího pochodu, a to nezávisle na tom, zda tento spínací pochod znamenal připojení spínacího stupně. Paměti F1 až F£ ukazují na svých výstupech £, který spínací stupeň SI až ££ je právě připojen a který je odpojen. Z tohoto rozdělení spínacích stupňů SI až S£ na dvě skupiny a z informace o stavu čítačů Z1 až Z£ vytvoří srovnávací logika £ porovnáním pro skupinu připojených spínacích stupňů informaci, který z nich je připojen po delší dobu, a pro skupinu odpojených stupňů analogickou informaci o tom, který z nich je nejdelší dobu odpojen. Adresové informace, to znamená kódovaná čísla obou zjištěných spínacích stupňů, se vysílají z výstupu A3 srovnávací logiky £ přes oddělená připojovací a odpojovači vedení do dekodérů £, 10 v budicí jednotce 2.

Příklady provedení spínacího zesilovače a jeho součástí, popsané v souvislosti s obr.

až 4, mohou být v rámci vynálezu různě obměňovány a přizpůsobeny speciálním požadavkům. Mimo jiné je například možné v popsaném provedení kontrolní jednotky 3. podle obr. 2 vynechat kontrolní vedení od spínacích stupňů SI až S£ ke kontrolní jednotce 3. a spojit kontrolní jednotku 3. s budicí jednotkou 2 do společné jednotky. Řídicí rozkazy k připojení a odpojení spínacích stupňů pak □přicházejí paralelně a současně jak do spínacích stupňů SI až S£, tak do pamětí F1 až F£ kontrolní jednotky £, takže odpadá zpětnovazební smyčka přes spínací stupně 51 až S£.

Rovněž není bezpodmínečně nutné, aby všechna řídicí vedení uvnitř spínacího zesilovače byla vytvořena jako oddělené páry připojovacích vedení Z a odpojovačích vedení W. Řídicí rozkazy pro jeden spínací stupeň mohou být například přenášeny po společném vedení, zejména světlovodným vláknem, přičemž připojovací a odpojovači rozkaz je ve formě různě kódovaného signálu, ve tvaru logické hodnoty Q nebo 1 nebo ve formě kladných a záporných boků impulsů.

Přiřazení mezi jednotlivými napělovými stupni VI až V£ rozsahu ESB vstupního signálu a mezi spínacími stupni SI až 56. vyplývající z popsaných příkladů provedení, je znázorněno na obr. 5, 7, 9, zatímco obr. 6, 8 znázorňují ke srovnání takové přiřazeni podle stavu techniky. Obr. 5 ukazuje časový průběh u^ (t) dvou sinusových amplitud u^ signálu, z nichž jedna probíhá celým rozsahem ESB vstupního signálu, zatímco druhá tvoří přibližně třetinu první amplitudy. To odpovídá při použití zesilovače k modulaci výkonového vysílače různým stupňům modulace.

Rozsah ESB vstupního signálu je rozdělen podle počtu spínacích stupňů SI až 56 na šest napětových stupňů VI až V6 . Pokud uvažujeme nejprve větší z obou sinusových signálů, je okamžitě zřejmé, že amplituda u^, vycházející od nuly, prochází postupně napětovými stupni V4, V5, V£, nabývá maxima a potom v opačném sledu prochází napětovými stupni V£ až VI do

GS 273 313 B2 minima, resp. záporného minima. Analogickým způsobem se v zesilovači podle stavu techniky připojuji podle obr. 6 nejprve spínací stupně S4, S5. S6, potom se v opačném sledu postupně odpojují spínací stupně 56 až Sl, Z obr. 6 jo vidět, žo při pevném přiřazení jednotlivých spínacích stupňů Sl až S6 nastanou zmíněné nestejnoměrné provozní podmínky: ₍zatímco spínací stupně Sl a 56 jsou převážně připojené, případně odpojené, mají tedy velice krátké doby připojení, případně odpojení, jsou fáze připojení a odpojení stupňů S4 a S5 přibližně stejné.

Zcela odlišné provozní chování nastává podle obr. 7 při variabilním přiřazení mezi napěíovými stupni VI až Vé a spínacími stupni 51 až 56. které se používá v zesilovači podle vynálezu a bylo podrobně vysvětleno v souvislosti s příklady jeho provedení.

I v tomto případě se sice v takovém zesilovači podle stavu techniky při vzrůstající amplitudě u^ vstupního signálu nejprve postupně připojí spínací stupně S4, S5, S6.

Jakmile však amplituda U| klesá a přichází k minimální hodnotě, jsou zřetelné podstatné rozdíly proti známému zesilovači. Jako první se neodpojí spínací stupeň £6, nýbrž spínací stupeň Sl, který byl v tomto okamžiku připojen nejdelši dobu. Totéž platí pro spínací stupně S2, S3 až S6, které se odpojují postupně. Zatímco v tomto speciálním případě se sled při připojování spínacích stupňů Sl až S6 záměrným určováním těchto stupňů shoduje se sledem ve známém zesilovači, je při odpojování sled zcela opačný.

Sumace výstupních napětí připojených spínacích stupňů Sl až S6 a jejich stejnosměrných napěíových zdrojů U1 až U6 vede ke vzniku amplitudy u_Q výstupního napětí, která, jak lze snadno dokázat, má v obou případech, viz obr. 5, obr. 6, vznik stejného schodovitého napětí, které po vyhlazení odpovídá zesíleného vstupnímu signálu. Provozní chováni spínacích stupňů Sl až S6 je však naprosto odlišné. Na rozdíl od zmíněných nerovnoměrných provozních podmínek, vznikajících následkem různě dlouhých fází spínání, jak ukazuje obr. 6, jsou podle obr. 7 spínací stupně Sl až S6 v zesilovači podle vynálezu připojeny rovnoměrně, takže fáze sepnutí pro každý stupeň jsou přibližně stejně dlouhé.

Ještě zřetelnější jsou výhody zesilovače podle vynálezu tehdy, když se bere v úvahu místo maximální amplitudy vstupního signálu vstupní signál s menší amplitutou, což se stává například u rozhlasového vysílače v důsledku amplitudového rozložení podstatně častěji. Takový signál, který kolísá pouze mezi dvěma napěíovými stupni V3 a V4, je rovněž znázorněn na obr. 5. Podle stavu techniky jsou spínací stupně Sl až S6 buzeny způsobem znázorněným na obr. 8: spínací stupně Sl, S2 jsou v tomto případě připojeny trvale a spínací stupně S5 a S6 jsou trvale odpojeny. Tyto čtyři uvedené stupně nevyvolávají tedy spínací ztráty. Celé zatížení vyvolané spínáním nesou oba spínací stupně S3, S4, které jsou přiřazeny napěíovým stupňům V3, V4.

Zcela jinak probíhá buzení podle obr. 9 při variabilním přiřazení napěíových stupňů VI až V6 a spínacích stupňů Sl až S6: všechny spínací stupně Sl až S6 jsou připojovány a odpojovány stejnoměrně, takže zatížení vyvolané spínáním je rozděleno na všechny spínací stupně. Další výhoda je rovněž zřejmá ve srovnání s obr. 8. Zatímco tam je frekvence spínáni spínacích stupňů 53, SA rovná frekvenci vstupního signálu, je v obr. 9 frekvence spínání snížena na třetinu frekvence signálu a rozložena na všechny spínací stupně Sl až S6, protože amplituda vstupního signálu je rovněž asi třetina rozsahu ESB vstupního signálu.

Tento vztah vyplývá z obecné zákonitosti, že při klesající amplitudě vstupního signálu frekvence spínání jednotlivých spínacích stupňů oproti frekvenci signálů rovněž klesá. Třebaže tedy celkový počet spínacích pochodů ve všech spínacích stupních společně

CS 273 313 B2 zůstává oproti známému zesilovači nezměněný, pádě naprosto stejnoměrně na všechny spínací ce spínání v jednotlivých stupních a znamená zatížení všech stupňů.

rozdělují se spínací pochody v každém přístupně, což obecně vede ke snížení frekven-. vzhledem ke spínaným proudům stejnoměrnější

Popsaný způsob buzení je výhodný zejména tehdy, když se má jako spínacích prvků ve spínacích stupních použít tyristorů, zvláště známých vypínacích tyristorů nebo tyristorů vypínaných hradlem, Tyristory jsou v důsledku své doby obnovení řídicí schopnosti vlivem vnějšího zapojení co do použitelnosti omezené, protože k tomu, aby byla zajištěna bezvadná funkce, musí mezi připojovacím a odpojovacím pochodem ležet poměrně dlouhý interval ve srovnání s výkonovými tranzistory. Tento interval se při použití zesilovače podle vynálezu v průměru podstatně prodlouží, takže se právě tím otvírá pro tyristory nový obor použití.

Claims (6)

1. PŘEDMĚT VYNÁLEZU

   1. Spínací zesilovač k číslicovému výkonovému zesilování analogového vstupního signálu, se vstupem, s měničem signálu a s větším počtem stejných spínacích stupňů zapojených do série, kde měnič signálu je zapojen na vstupu a svým výstupem je v činném spojení se spínacími stupni, vyznačený tím, že spínací stupně (SI až S6) mají každý jeden řídicí vstup a jeden kontrolní výstup, mezi spínacími stupni (SI až SS) a měničem (1) signálu je zapojena budicí jednotka (2) se dvěma vstupy (E2, E2) a s výstupy odpovídajícími počtem počtu spínacích stupňů (SI až SS), jejíž jeden vstup (E2) je spojen s výstupem (Al) měniče (1) signálu a jejíž výstupy jsou připojeny každý k řídicímu vstupu jednoho spínacího stupně (SI až S6), spínacím stupňům (SI až S6) je ke sledování jejich provozního stavu přiřazena kontrolní jednotka (3) s počtem vstupů, odpovídajícím počtu spínacích stupňů (SI až S6) a s výstupem (A3), přičemž vstupy kontrolní jednotky (3) jsou spojeny každý s kontrolním výstupem jednoho spínacího stupně (SI až S6) a výstup (A3) kontrolní jednotky (3) je připojen ke druhému vstupu (E2j budicí jednotky (2).
2. 2. Spínací zesilovač podle bodu 1, vyznačený tím, že každý spínací stupeň (SI až S6) je spojen s časomerným zařízením k měření doby mezi dvěma následujícími spínacími pochody a s pamětí (El až F6) k záznamu příslušného spínacího stavu, přičemž časoměrná zařízení a paměti (F1 až F6) jsou spojeny se srovnávací logikou (6).
3. 3. Spínací zesilovač podle bodu 2, vyznačený tím, že měnič (1) signálu a kontrolní jednotka (3) jsou spojeny se zdrojem (5) synchronizačních impulsů a časoměrná zařízení jsou vytvořena jako číslicové čítače (Z1 až Z6), které jsou přes taktovaoí vstupy (T) připojeny ke zdroji (5) synchronizačních impulsů.

   A. Spínací zesilovač podle bodů 2 a 3, vyznačený tím , že paměti (F1 až F6) jsou vytvořeny jako bistabilní klopné obvody.
4. 5. Spínací zesilovač podle jednoho z bodů 1 až 4, vyznačený tím, že každý spínací stupen (SI až S6) obsahuje stejnosměrný napělový zdroj (U1 až Uá) a spínací prvek (SE1 až SE6) pro přemostění stejnosměrného napělového zdroje (U1 až U6) nebo jeho zapojení do série se stejnosměrnými napělovými zdroji (U1 až U6) ostatních spínacích stupňů (SI až Sé).

   I

   CS 273 313 82
5. 6. Spínací zesilovač podle bodu 5, vyznačený tím, že spínací stupně (Sl až S6) obsahují jako spínací prvky (SE1 až SE6) tyristory.
6. 7. Spínací zesilovač podle jednoho z bodů 1 až 6, vyznačený tím, že měnič (1) signálu obsahuje analogově číslicový převodník (11) a za ním zapojenou painět (12) amplitudově hodnoty, které jsou svými výstupy připojeny ke srovnávací logice (13) pro porovnání hodnoty amplitudy z paměti (12) amplitudové hodnoty s následující číslicovou hodnotou amplitudy ,