CS272157B1 - Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky - Google Patents

Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky Download PDF

Info

Publication number
CS272157B1
CS272157B1 CS863961A CS396186A CS272157B1 CS 272157 B1 CS272157 B1 CS 272157B1 CS 863961 A CS863961 A CS 863961A CS 396186 A CS396186 A CS 396186A CS 272157 B1 CS272157 B1 CS 272157B1
Authority
CS
Czechoslovakia
Prior art keywords
recessed areas
semiconductor wafer
layer
semiconductor
depth
Prior art date
Application number
CS863961A
Other languages
English (en)
Other versions
CS396186A1 (en
Inventor
Jaroslav Rndr Csc Homola
Ilja Prom Fyz Muller
Pavel Ing Pojman
Jiri Popelik
Jana Rndr Cumpelikova
Jaroslav Rndr Zamastil
Original Assignee
Homola Jaroslav
Muller Ilja
Pojman Pavel
Jiri Popelik
Jana Rndr Cumpelikova
Zamastil Jaroslav
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Homola Jaroslav, Muller Ilja, Pojman Pavel, Jiri Popelik, Jana Rndr Cumpelikova, Zamastil Jaroslav filed Critical Homola Jaroslav
Priority to CS863961A priority Critical patent/CS272157B1/cs
Publication of CS396186A1 publication Critical patent/CS396186A1/cs
Publication of CS272157B1 publication Critical patent/CS272157B1/cs

Links

Landscapes

  • Thyristors (AREA)

Abstract

v místech, kde mají být vytvořeny zahloubené oblasti se nejprve vytvoří na povrohu polovodičové desky nejménč jedna polovodičová vrstva s vysokou konoentraoí elektrioky aktivních příměsí. Tato vrstva se selektivně odleptá ohemiokou leptaoi směsi mající afinitu k polovodičovému materiálu s vyěží konoentraoí elektrioky aktivníoh příměsí.

Description

Vynález se týká způsobu vytváření zahloubených, oblastí na ploše polovodičové destičky s vysokou rovnoměrností hloubky zahloubených oblastí.
Při výrobě některých typů výkonových polovodičových součástek je nutno vytvářet na ploše polovodičové destičky zahloubené oblasti. Takovým příkladem je například vytváření zahloubených řídicích oblastí u tyristorů pro vyšší frekvence, rozpínaoíoh tyristorů, spínacích tranzistorů a podobně, kdy kontakt řídicí nebo bázové struktury je rozmístěn po ploše destičky, a je vytvořen v zahloubených oblastech na nižší úrovni, než kontakt emitoru. To umožňuje využít přítlačné elektrody ke kontaktu emitoru bez vzniku zkratu emitor-řídicí oblast nebo emitor—báze. Jiným případem může být vytváření oddělovacích drážek u polovodičových součástek integrujících více dílčích součástek u jednoho mono— krystalického bloku, například drážky oddělující diodovou a tyristorovou část u zpětně propustného tyristorů.
Používaný způsob vytváření zahloubených oblastí je například mechanický diamantovými nástroji, chemickým leptáním leptadlem se silnou závislostí rychlosti leptání na koncentraci elektricky aktivních příměsí, popřípadě kombinací těchto postupů. Problémem známých technologických postupů je obtížné dosažení potřebné rovnoměrnosti hloubky zahloubených oblastí po ploše polovodičové destičky a reprodukovatelnosti této hloubky v různých, polovodičových destiček z vyráběné série součástek.
Nerovnoměrná hloubka zahloubených oblastí způsobuje snížení úrovně nebo i úplnou degradaci některých elektrických parametrů součástek. Například u polovodičových součástek s rozvětvenou řídicí oblastí způsobuje nerovnoměrnost v účinnosti řídicího signálu v různých místech plochy součástky, a tím zhoršení jejich zapínacíoh a vypínacích vlastností, pulzní a frekvenční zatížitelnost, odolnosti nárůstu zatěžovacího proudu, snížení zesílení a podobně.
U zpětně propustných tyristorů způsobuje zhoršení komutačních vlastností a dynamických parametrů a polovodičových součástek se zahloubenými oblastmi zahrnujícími do blízkosti vysokonapěťových přechodů snížení nebo degradaci závěrných napětí.
Nevýhodou používaných způsobů vytváření zahloubených oblastí je zejména obtížné řízení operace. U mechanických způsobů je hloubka oblasti ovlivňována přesností použitého zařízení, přesností nastavení vzorků, opotřebováním nástrojů a podobně. U chemických způsobů je hloubka oblasti ovlivňována teplotou a množstvím lázně, samovolným ohříváním lázně v procesu leptání, způsobem míchání lázně, množstvím zpracovávaných vzorků a dalšími vlivy.
Uvedené nevýhody odstraňuje způsob vytváření zahloubených oblastí na ploše polovodičové destičky, jehož podstata spočívá v tom, že v místech, kde mají být vytvořeny zahloubené oblasti se nejprve vytvoří polovodičová vrstva nebo vrstvy s koncentrací elektricky aktivních příměsí nejméně 10 ' cm , přilehlá k povrchu polovodičové destičky, přičemž tloušťka této vrstvy nebo vrstev je rovna polovině hloubky zahloubených oblastí. Potom se tato vrstva selektivně odleptá chemickou leptací směsí, mající silnou závislost rychlosti leptání na koncentraci elektricky aktivních příměsí, například chemickou leptací směsí ve složení, které se nachází v troj složkovém trojúhelníkovém diagramu uvnitř oblasti, vymezené čárami 2,5 objemových dílů kyseliny dusičné, 1,5 objemových dílů kyseliny octové a maximálně 6 objemových dílů kyseliny fluorovodíkové.
Výhodou způsobu vytváření zahloubených oblastí podle vynálezu je, že hloubku polovodičových vrstev lze řídit s vysokou přesností a běžnými technologickými postupy. Proto se dosáhne zvýšení rovnoměrnosti reprodukovatelnosti hloubky zahloubených oblastí, a tím zlepšení zapínacíoh a vypínacích vlastností polovodičových součástek, zvýšení jejich pulzní a frekvenční proudové zatížitelnosti, zvýšení zesílení tranzistorů
I
CS 272 157 Bl 2 a snížení výskytu napěťových poruch polovodičových součástek. Vynález je popsán v následujících příkladech provedení.
Při výrobě výkonového spínacího tranzistoru se v místě, kde má být vytvořena členěná struktura emitoru a báze vytvoří vysokodotováná vrstva fosforem o hloubce 15/um, která se potom v místech vytváření zahloubených oblastí odleptá ve směsí kyseliny dusičné, kyseliny fluorovodíkové a kyseliny octové v poměru 4:2:4. Zahloubené oblasti se potom doleptají na svoji konečnou hloubku 20 /um ve směsi stejných kyselin v poměru 7:2:1.
Při výrobě zpětně propustného tyristorů v místě, kde má být vytvořena ěleněná struktura emitom a zahloubené řídicí oblasti tyristorové části se nejprve difúzí vytvoří polovodičová vrstva a koncentraci elektricky aktivní příměsí fosforu vyěěí než 10dni * a tloušťky 18 /um. Potřebné zahloubené oblasti pro řídící strukturu se vytvoří následným odleptáním této vrstvy ve směsi kyseliny dusičné, kyseliny fluorovodíkové a kyseliny ootové v poměru 4:2:4.
Chemická leptaoí směs, mající silnou závislost rychlosti leptání na konoentraoi elektricky aktivních příměsí, přednostně odleptá předem vytvořenou vysokodotovanou polovodičovou vrstvu. Tím je využito skutečnosti, že hloubku polovodiěovýoh vrstev lze řídit s vysokou přesností, například jednostupňovou nebo vícestupňovou difúzí, implantací s následným rozdifundováním a podobně. Po odleptání této vrstvy se leptaoí proces výrazně zpomalí. Hloubka zahloubené oblasti je potom určena v rozhodující míře tlouěťkou táto vysokodotováné polovodičová vrstvy, a tím je dosaženo vysoké rovnoměrnosti hloubky zahloubené oblasti po ploše polovodičové destičky i vysoké reprodukovatelnosti procesu.
Způsob výroby podle vynálezu je vhodný pro výrobu výkonových polovodiěovýoh součástek, obsahujících zahloubené oblasti, zejména výkonových spínacích transistorů, rozpínaoíoh tyristorů, zpětně propustných tyristorů, výkonových hybridních obvodů a podobně. -

Claims (1)

  1. Způsob vytváření zahloubených oblastí na ploše polovodičové destičky pomocí selektivní chemické leptaoí směsi, s výhodou ve složení, které se nachází v trojsložkovém trojúhelníkovém diagramu uvnitř oblasti vymezené čarami 2,5 objemových dílů kyseliny dusičné, 1,5 objemových dílů kyseliny octové a O až 6 objemových dílů kyseliny fluorovodíkové vyznačující se tím, že v místech, kde mají být vytvořeny zahloubené oblasti se nejprve vytvoří polovodičová vrstva nebo vrstvy s konoentraoi elektricky aktivních příměsí nejméně 10^om“^ přilehlá k povrchu polovodičové destičky, přičemž tloušťka této vrstvy nebo vrstev je rovna nejméně polovině hloubky zahloubených oblastí, potom se tato vrstva nebo vrstvy selektivně odleptá chemickou leptaoí směsí.
CS863961A 1986-05-30 1986-05-30 Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky CS272157B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS863961A CS272157B1 (cs) 1986-05-30 1986-05-30 Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS863961A CS272157B1 (cs) 1986-05-30 1986-05-30 Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky

Publications (2)

Publication Number Publication Date
CS396186A1 CS396186A1 (en) 1990-05-14
CS272157B1 true CS272157B1 (cs) 1991-01-15

Family

ID=5381196

Family Applications (1)

Application Number Title Priority Date Filing Date
CS863961A CS272157B1 (cs) 1986-05-30 1986-05-30 Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky

Country Status (1)

Country Link
CS (1) CS272157B1 (cs)

Also Published As

Publication number Publication date
CS396186A1 (en) 1990-05-14

Similar Documents

Publication Publication Date Title
US4835586A (en) Dual-gate high density fet
US4096619A (en) Semiconductor scribing method
US4860081A (en) Semiconductor integrated circuit structure with insulative partitions
EP0137906B1 (en) Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body
US4598461A (en) Methods of making self-aligned power MOSFET with integral source-base short
DE3737790C2 (cs)
US4612465A (en) Lateral bidirectional notch FET with gates at non-common potentials
EP0089503A2 (en) Method for making a high performance bipolar transistor in an integrated circuit
US4545113A (en) Process for fabricating a lateral transistor having self-aligned base and base contact
RU2274929C2 (ru) Полупроводниковый элемент и способ его изготовления
JPS5758356A (en) Manufacture of semiconductor device
US3324359A (en) Four layer semiconductor switch with the third layer defining a continuous, uninterrupted internal junction
US4170502A (en) Method of manufacturing a gate turn-off thyristor
US6245687B1 (en) Precision wide band gap semiconductor etching
US5003368A (en) Turn-off thyristor
CA1179786A (en) Lateral transistor structure having self-aligned base and base contact and method of fabrication
CS272157B1 (cs) Způsob vytvářeni zahloubených oblastí na ploěe polovodičové destičky
EP0064613A2 (en) Semiconductor device having a plurality of element units operable in parallel
EP0190934A2 (en) Method of manufacturing a thyristor
US4872040A (en) Self-aligned heterojunction transistor
US4459181A (en) Semiconductor pattern definition by selective anodization
US4075037A (en) Tailoring of recovery charge in power diodes and thyristors by irradiation
US3877059A (en) Single diffused monolithic darlington circuit and method of manufacture thereof
US6436780B1 (en) Semiconductor device
US3855008A (en) Mos integrated circuit process