CS271684B1 - Connection for sequentiall circuit's initial state adjustment - Google Patents
Connection for sequentiall circuit's initial state adjustment Download PDFInfo
- Publication number
- CS271684B1 CS271684B1 CS873365A CS336587A CS271684B1 CS 271684 B1 CS271684 B1 CS 271684B1 CS 873365 A CS873365 A CS 873365A CS 336587 A CS336587 A CS 336587A CS 271684 B1 CS271684 B1 CS 271684B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- group
- circuit
- sequential circuit
- control unit
- outputs
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 17
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
(57) Řešení se týká zapojeni, které slouží k nastavení počátečního stavu sekvenčního obvodu nastavovacími signályo Přináší při jeho jednoduchém provedení úsporu jednoho až dvou vývodů,1 možnost opakovaného nastavení stavu při uklidněni stavu napájecího napětí. Přitom lze v zapojení použit již stávající paměti a řídicí jednotky. Jeho podstata spočívá v tom, že obsahuje skupinu adresových výstupů sekvenčního obvodu,1 které jsou připojeny na skupinu adresových vstupů paměťového členu. Jeho skupina datových výstupů js připojena na skupinu datových vstupů řídicí jednotky a tvoři současně skupinu datových výstupů zapojeni. Nastavovací výstup řídicí jednotky je přitom připojen na nastavovací vstup sekvenčního obvodu.(57) The solution relates to a wiring which is used to set the initial state of a sequential circuit by adjusting signals o In its simple implementation, it saves one to two terminals, 1 possibility of re-setting the state when the supply voltage is calmed. Existing memories and controllers can be used in the connection. It is based on the fact that it comprises a group of address outputs of a sequential circuit 1 which are connected to a group of address inputs of a memory member. Its data output group is connected to the data input group of the control unit and simultaneously forms the data output group connected. The setting output of the control unit is connected to the setting input of the sequential circuit.
0BR.10BR.1
CS 271684 8181
CS 271684 8181
Vynález se týká zapojeni pro nastaveni počátečního stavu sekvenčního obvodu nastavovacími signály.The invention relates to a circuit for adjusting the initial state of a sequential circuit by adjusting signals.
V zájmu miniaturizace a snížení ceny integrovaných obvodů je zapotřebí, aby byly zhotovovány 8 co možná nejmenším počtem vývodů· Za tím účelem de na každý vývod přivádí více signálů, jež se uvnitř integrovaného obvodu od sebe rozlišuji například kódováním amplitudovou selekcí, šířkovou selekcí, časovou selekci a podobně. Pro nastavování počátečního stavu integrovaného obvodu je zpravidla určen jsden samostatný vývod, na který se přivádějí z řídicí jednotky nastavovací signály, případně další vývod, na který se přivádějí, rovněž z řídicí jednotky, signály ke změně tohoto stavu. To tedy znamená je- Ί den až dva vývody navíc, z nichž jeden vývody tj. vývod pro nastaveni počátečního stavu, má pouze jednorázové uplatnění. Pokud je к dispozici pouze tento vývod, není umožněno opakování nastavení při uklidněném stavu napájecího napětí.In order to miniaturize and reduce the cost of integrated circuits, it is necessary to make 8 as few outlets as possible. To this end, it delivers more signals to each terminal which distinguishes themselves within the integrated circuit by coding amplitude selection, width selection, time selection etc. In order to set the initial state of the integrated circuit, a separate terminal is usually provided, to which the control signals are supplied from the control unit, or another terminal to which the signals are also supplied, also from the control unit, to change this state. This means je- Ί day or two extra pins, one of which terminals i.e. terminal for setting the initial condition, has only a single application. If only this terminal is available, it is not possible to repeat the setting when the supply voltage is calm.
Uvedené nevýhody odstraňuje zapojení pro nastavení počátečního stavu sekvenčního obvodu s adresovými výstupy připojenými к paměťovému členu nastavovacími signály podle vynálezu, jehož podstatou je,' že skupina adresových výstupů sekvenčního obvodu je připojena na skupinu adresových vstupů paměťového členu, jehož skupina datových výstupů je připojena na skupinu datových vstupů řídicí jednotky a tvoří současně skupinu datových výstupů zapojeni, nastavovací výstup řídicí jednotky je připojen na naetavovaci vstup sekvenčního obvodu. Skupina datových výstupů paměťového členu je připojena na ekupinu datových vstupů přes transformační člen/ přičemž skupina řídicích výstupů řídicí jednotky je připojena na skupinu vstupů transformačního Členu.These drawbacks are eliminated by the wiring for adjusting the initial state of the sequential circuit with address outputs connected to the memory member by setting signals according to the invention, which is based on the group of sequential circuit address outputs being connected to the address input group of the memory member. The control output of the control unit is connected to the setting input of the sequential circuit. The data output group of the memory member is connected to the data input group via the transformer / wherein the control output group of the controller is connected to the input group of the transformer member.
Výhodou tohoto zapojeni pro nastavení počátečního stavu sekvenčního obvodu je jeho Jednoduchost, úspora jednoho až dvou vývodů/ možnost opakovaného nastavení stavu při uklidněném stavu napájecího napětí, přičemž v zapojení lze použít již stávající paměti a řídicí jednotky·The advantage of this circuit for setting the initial state of the sequential circuit is its simplicity, saving of one or two outlets / possibility of repeated setting of the state in the calm state of the supply voltage, while already existing memories and control units can be used in the circuit.
Příklad zapojení podle vynálezu je znázorněn na výkresu, na němž obr· 1 značí blokové schéma zapojení, obr· 2 blokové schéma alternativního zapojení·An example of a circuit according to the invention is shown in the drawing, in which Fig. 1 shows a block diagram of the circuit, Fig. 2 shows a block diagram of the alternative circuit.
Skupina adresových výstupů 012 sekvenčního obvodu ^1 - obr. 1 - je připojena na skupinu adresových vstupů 21 paměťového čísnu 2, jehož skupina datových výstupů 021 je připojena na skupinu datových vstupů 31 řídicí jednotky 2 8 tvoři současně skupinu datových výstupů 022 zapojení pro připojení na neznázorněné zařízeni na zpracování informací. Nastavovací výstup 031 řídicí Jednotky £ je připojen na nastavovací vstup 11 sekvenčního obvoduGroup address outputs 012 sequencer ^ 1 - Fig. 1 - is connected to the group address inputs 21 of the memory Cisne 2, the group of data output 021 is connected to a plurality of data inputs 31 of the control unit 2 8 simultaneously forms a plurality of data outputs 022 wiring for connection to information processing equipment (not shown). The setting output 031 of the control unit 6 is connected to the setting input 11 of the sequential circuit
1.1.
V zapojení podle obr* 2/ Jinak shodném se zapojením podle obr· 1,* je mezi paměťový člen 2 a řídicí Jednotku £ vložen transformační člen 4,1 takže skupina datových výstupů 021 paměťového Členu 2 je připojena na ekupinu datových vstupů 41 transformačního členu 4·, jehož skupina datových výstupů 041 je připojena na skupinu datových vstupů 31 řídicí jednotky Д a skupina řídicích výstupů 032 řídicí jednotky £ jo připojena na skupinu vstupů 42 transformačního členu 4·In the circuit according to FIG * 2 / otherwise identical with the circuit according to FIG · 1 * between the storage member 2 and the control unit £ inserted transforming member 4, one such that the group of data outputs 021 of memory member 2 is connected to ekupinu data inputs 41 of the transforming member 4 Whose data output group 041 is connected to the data input group 31 of the control unit Д and the control output group 032 of the control unit 8 is connected to the input group 42 of the transformer member 4;
V obou případech se využívá řidiči jednotky a paměťového členu 2, ktsré již v neznázorněných zařízeních na zpracování Informací jeou obsaženy·In both cases, the control unit and the memory member 2 are used, which are already contained in information processing devices (not shown).
Do jedné buňky paměťového členu 2 ее předem zapíše stavové informace, jež je přiřazena počátečnímu stavu sekvenčního obvodu 1 a Jež se liší od informací, zapsaných v ostatních buňkách paměťového členu 2. Tyto další informace slouží běžně к provozu zařízení na zpracování informací. Při zapnutí napájecího napětí se sekvenční obvod 1^ bude nacházet v nějakém náhodném stavu. Pokud tento náhodný stav bude odpovídat požadovanému počátečnímu stavu sekvenčního obvodu .1,· nebude v zapojení Již probíhat žádný nastavovací proces. Pokud náhodný stav bude jiný než požadovaný počáteční stav, pak ee paměťový člen 2 čte, přečtená data se vedou na skupinu datových vstupů 31 řídicí jednotky £ a z řídicí jednotky 3 se současně vysílají na nastavovací vstup 11 sekvenčního obvodu 1 nastavovací signály. Dakmile řídicí Jednotka 3 zjistí přečtení stavové informace, ukončí vysílání nastavovacích signálů.In one cell of the memory member 2, it pre-writes the status information assigned to the initial state of the sequential circuit 1 and differs from the information written in the other cells of the memory member 2. This additional information is normally used to operate the information processing apparatus. When the supply voltage is switched on, the sequential circuit 10 will be in some random state. If this random state corresponds to the desired initial state of the sequential circuit .1, no setup process will be in progress. If the random state is other than the desired initial state, then the memory member 2 reads, the read data is fed to the data input group 31 of the control unit 6, and the control signals 3 are simultaneously sent from the control unit 3 to the adjusting input 11 of the sequential circuit. Once the control unit 3 detects the reading of the status information, it stops transmitting the setting signals.
Tím je sekvenční obvod j. nastaven do požadovaného počátečního stavu· Poněvadž v řídicí jednotce 3 je zakódováno,’ kolik stavů může sekvečni obvod 1. mít a v jakém pořadí, může se požadovaný počáteční stav sekvenčního obvodu 1. nastavit vysláním dalších nastavovacích signálů,! jejichž počet je dán počtem stavů,' o něž je požadovaný stav vzdálen od okamžitého stavu·Thus, the sequential circuit 1 is set to the desired initial state. Since in the control unit 3 it is coded, how many states the sequential circuit 1 can have and in which order, the desired initial state of the sequential circuit 1 can be set by sending further adjustment signals. whose number is determined by the number of states by which the requested state is distant from the current state ·
Pokud není v paměťovém členu 2 volná buňka pro stavovou informaci, vytvoří se unikátní kombinace informací několika za sebou následujících buněk, odlišná od kombinací stejného počtu za sebou následujících zbývajících buněk. Ke zjištění této kombinace, sloužící jako stavová informace, slouží transformační člen 4 - obr. 2, jehož signály po vyhodnocení této kombinace jsou z jeho skupiny výstupů 041 přiváděny na skupinu datových vstupů 31 řídicí jednotky 31. Jinak je činnost tohoto zapojení stejná jako zapojení podle obr. 1.If there is no free cell for the status information in the memory member 2, a unique combination of information of several consecutive cells is created, different from combinations of the same number of consecutive remaining cells. To detect this combination serving as status information, the transformer 4 - Fig. 2 is used, whose signals after evaluation of this combination are fed from its group of outputs 041 to the group of data inputs 31 of the control unit 31. Otherwise the operation of this circuit is the same as Fig. 1.
Vynálezu lze využít v systémech bezkontaktních klávesnic opatřených zákaznickými integrovanými obvody·The invention can be used in contactless keypad systems equipped with custom integrated circuits.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS873365A CS271684B1 (en) | 1987-05-12 | 1987-05-12 | Connection for sequentiall circuit's initial state adjustment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS873365A CS271684B1 (en) | 1987-05-12 | 1987-05-12 | Connection for sequentiall circuit's initial state adjustment |
Publications (2)
Publication Number | Publication Date |
---|---|
CS336587A1 CS336587A1 (en) | 1990-03-14 |
CS271684B1 true CS271684B1 (en) | 1990-11-14 |
Family
ID=5373471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS873365A CS271684B1 (en) | 1987-05-12 | 1987-05-12 | Connection for sequentiall circuit's initial state adjustment |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS271684B1 (en) |
-
1987
- 1987-05-12 CS CS873365A patent/CS271684B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CS336587A1 (en) | 1990-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002638A (en) | Memory device having a switchable clock output and method therefor | |
US4511959A (en) | Decentralized arbitration device for several processing units of a multiprocessor system | |
KR860006751A (en) | Intensive wiring device in a car and its control method | |
US6347367B1 (en) | Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures | |
KR960704274A (en) | MEMORY DEVICE WITH SWITCHING OF DATE STREAM MODES | |
US20040090219A1 (en) | System and method for controlling a point-of-load regulator | |
KR100390058B1 (en) | Communication system with a master station and at least one slave station | |
KR890007173A (en) | Address bus controller | |
GB2242318A (en) | A programmable controller with input/output signal converting circuits | |
KR870003431A (en) | Data processing device | |
CS271684B1 (en) | Connection for sequentiall circuit's initial state adjustment | |
US20050102446A1 (en) | Semiconductor integrated circuit device | |
KR860009340A (en) | Memory capacity expansion circuit | |
KR890015108A (en) | Data transmission control system | |
US5261115A (en) | Multi-board system with shift board selection | |
JP7348232B2 (en) | Input/Output Interface Unit | |
GB2214334A (en) | Integrated circuit | |
JP5103842B2 (en) | Serial communication control device and serial communication method | |
JP3635810B2 (en) | I/O switching device for sequencer | |
US7342673B2 (en) | Device for defining participants of a control system for a printing machine | |
KR920005093Y1 (en) | Apparatus for selecting and confirmation of the i/o card in programmable controller | |
GB2126013A (en) | Microprocessor system | |
JP4567245B2 (en) | Peripheral element driving apparatus by processor module and driving method thereof | |
US6434646B1 (en) | Signal distribution system and method based on bus arrangement | |
GB2153567A (en) | Arrangements for enabling the connection of one or more additional devices to a computer |