CS271594B1 - Connection of integrator with suppressed drift - Google Patents

Description

Vynález ae týká integrátoru, který umožňuje přesnou integraci napěťových signálů použitím dvou operačních zesilovačů ae vzájemnými vazbami.

Dosud známá zapojení neumožňují dostatečně přesnou integraci pomalu se měnících signálů. Integrátory se působením driftů nasytí a další integrace je nemožná. Použitím paralelního odporníku ke kapacitoru se sice znemožní nasycení operačního zesilovače, ale integrace probíhá s velkými chybami.

Výše uvedené nedostatky odstraňuje zapojení integrátoru s potlačeným driftem, s pěti impedancemi zapojenými do série, přičemž pátá impedance je uzemněna, se dvěma operačními zesilovači, kde neinvertující vstup prvního operačního zesilovače je spojen se začátkem první impedance, přičemž jeho invertující vstup je spojen s invertujícím vstupem druhého operačního zesilovače a současně je připojen na vzájemný spoj druhé a třetí impedance a kde néinvertující vstup druhého operačního zesilovače je spojen se vzájemným spojem Čtvrté a páté impedance, přičemž výstup prvního operačního zesilovače je spojen se vzájemným spojem třetí a čtvrté impedance a výstup druhého operačního zesilovače je spojen se vzájemným spojem první a druhé impedance podle vynálezu, jehož podstatou je, že první, třetí, čtvrtá a pátá impedance jsou odporníky, kdežto druhou impedanci tvoří sériové spojení odporníku a kapacitoru, a že vstup integrátoru je připojen na začátek první impedance, přičemž výstup druhého operačního zesilovače je současně výstupem integrátoru.

Výhodou zapojení podle vynálezu je to, že jsou potlačeny drifty zesilovačů, které zhoršují přesnost integrace· Tím Je umožněno použití integrátoru i pro pomalu se měnící signály, kdy se nejvíce projevují chyby integrace.

Na přiloženém výkrese je nakresleno zapojení integrátoru s potlačeným driftem podle vynálezu.

V zapojení integrátoru je použito dvou operačních zesilovačů a pět impedancí. Všechny impedance jsou zapojeny do série, přičemž první 1,, třetí čtvrtá 4 a pátá^ impedance jsou odporníky a druhou impedanci 2 tvoří sériové spojení odporníku 21 a kapacitou 22. Na začátek 9 první impedance 1 je připojen vstup integrátoru a současně neinvertující vstup prvního operačního zesilovače 6. Jeho invertující vstup je spojen s invertujícím vstupem druhého operačního zesilovače Jí a současně připojen na vzájemný spoj druhé 2 a třetí 3 impedance. Neinvertující vstup druhého operačního zesilovače 7 je spojen se vzájemným spojem čtvrté 4 a páté_5 impedance, přičemž druhý vývod páté impedanceje uzemněn. Výstup prvního operačního zesilovače 6 je spojen se vzájemným spojem třetí 3 a čtvrté 4 impedance a výstup 8 druhého operačního zesilovače 7 je spojen se vzájemným spojem první 1 a druhé 2 impedance. Výstup J3 Je současně výstupem integrátoru s potlačeným driftem,

Označíme-li třetí 3 jako R^, integrátoru jako	první impedanci 1 integrátoru jako Rx, druhou 2 jako (R^ * čtvrtou 4 jako a pátou 5 jako R^ a dále vstupní napětí pC2 a výstupní napětí jako uQ, pak platí operátorová rovnice:
	/U° = 1	R2 R4	R4	1
	/1	R3 H5 P	C2 R3 R5
Když zvolíme odporníky tak, aby	platilo:
	R2 R4 _ χ
	R3 H5			2

pak:

.. S T>''g..... 3) /^U1 p g₂ «3 K5 a zapojení působí jako integrátor s časovou konstantou integrace:

τ · .-¾.¾.¾ ₄₎ ^r4

Aby se omezil vliv vnitřního odporu zdroje vstupního napětí, je vhodné volit odpor odporníku R^ mnohem větěí, než je vnitřní odpor ždroje vstupního napětí.

Zapojení rovněž může pracovat jako přesný proporcionálně integrační člen, nejsou-li odporníky R₂ až Rj zvoleny podle dříve uvedené rovnice.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení integrátoru s potlačeným driftem, ee dvěma operačními zesilovači a pěti impedancemi, kde věech pět impedancí je zapojeno do série a pátá impedance je uzemněna, a kde neinvertující vstup prvního operačního zesilovače je epojen ee začátkem první impedance, přičemž jeho invertující vstup je spojen s invertujícím vstupem druhého operačního zesilovače a současně je připojen na vzájemný spoj druhé a třetí impedance a kde neinvertující vstup druhého operačního zesilovače je spojen se vzájemným spojem čtvrté a páté impedance, přičemž výstup prvého operačního zesilovače je spojen se vzájemným spojem třetí a čtvrté impedance a výstup druhého operačního zesilovače je spojen se vzájemným spojem první a druhé impedance, vyznačené tím, že vstup integrátoru je připojen na začátek (9) první impedance (1), přičemž výstup (8) druhého operačního zesilovače (7) je současně výstupem integrátoru s potlačeným driftem, a že první (1), třetí (3), čtvrtá (4) a pátá (5) impedance jsou odporníky, kdežto druhou (2) impedanci tvoří sériové spojení odporníku (21) a kapacitoru (22).