CS269779B1 - Failureless connection for switching-over digital audible signals - Google Patents

Description

(57) The involvement relates to the field of sound studio technology and relates in particular to avoiding disturbances in the switching of digital audio signals. At the same time, in order to eliminate high losses and distortions, the task is to be able to do without signaling and signaling processors and multiplying signal processors, and to eliminate to a sufficient degree the causes of clicks. This is accomplished by means of a circuit consisting of two memories at the digital signal inputs, the following comparator and the interconnect circuit, the inputs of which are connected to the memory output and the output of the comparator, and its outputs are connected to the memory input and output for the switching signal.

269 779

Название изобретения

СХЕМА ДЛЯ БЕСПОМЕХОВОГО ПЕРЕКЛЮЧЕНИЯ ЦИФРОВЫХ ЗВУКОВЫХ СИГНАЛОВ

Область применения изобретения

Обс и и .и. .И .и .и .и .и .и .и .и....................... устройствах задержки или коммутирующих устройствах in цифровой технике. Оно может применяться для различных видов подключения., Переключения или отключения отдельных или нескольких цифровых звуковых сигналов ,, в частности, при переключении времени задержки цифровых устройств задержки а системах звукоФикации.

Характеристика известных технических решений

(DE-PS 302Θ334) ризической проблемы бесломехового (без Щелчков) переключения между двумова что соответствующие сигналы промежуточно запоминаются. переходные условия между обоими сигналами анализируются и из постоянного запоминающего устройства выбирается подходящая перемена

, Другое известное решение предусматривает для случая цифрового устройства задержки (ЕМТ 445) применение специального перемножающего сигнального процессора, с помощью которого при переключении сигнал первого времени задержки перемножается на линейную функцию по убыванию, а затем сигнал второго времени задержки - на линейную функцию по возрастанию * так что между Обоими сигналами получается плавный переход.

Недостаток этих решений состоит в том. что в них имеет место дополнительное влияние на сигналы. которое, кроме того, требует конечного времени. так что невозможно реализовать быстрые последовательности переключений сигналов, и к тому же необходимо применение дорогостоящего быстродействующего сигнального процессора или других сложных элементов.

The hotel capacity comprises in total .. причем дальнейшая обработка сигнала на цифровом уровне невозможна.

Цель изобретения

Цель изобретения заключается в том .. чтобы с незначительными затратами обеспечить переключение цифровых звуковых сигналов без щелчков и искажений, не нарушая ход переключаемых сигналов и не оказывая на него влияния.

Сущность изобретения

Анализ причин технических признаков показывает.

Остст с с с 150 150 150 150 150 150на ,на ,на,,,, 150 150,, 150 150,, 150, 150м, м. Мн, нака. На н чтобы предотвратить нелинейные искажения. Такое относительно длительное время затрудняет быстрое чередование процессов переключения. как это имеет место., например., при кваэимепрерывном изменении времени задержки цифрового устройства задержки., если даже не принимать во внимание общее ухудшение сигналов во время названных процессов введения и выведения.

Задача изобретения состоит в том., Чтобы исключить процессы введения и выведения любого рома и вместо подавления последствий воздействовать на причины возникновения помех в виде щелчков., Отказавшись при этом от перемножающего сигнального процессора.

269 779

Согласно изобретению задача решается тем. что входы сравнивающего устройства соединены с выходами запоминающих устройств, на входы которых поступают цифровые сигналы, и что выход сравнивающего устройства через схему сопряжения связан как минимум с одним присоединением запоминающего устройства. . .

Предпочтительный эффект схемы согласно изобретению состоит при этом в том. что в зависимости от требований специального применения переключение цифровых сигналов управляется так, что беспомеховая передача обеспечивается без дополнительного изменения цифровых звуковых сигналов или влияния на них. Существенную функцию при этом выполняет сравнивающее устройство, в котором в зависимости от конкретного случая применения сравниваются либо адреса ячеек памяти цифровых сигналов, ливо абсолютные значения и градиенты (тенденции изменения) цифровых звуковых сигналов с тем. чтобы сформировать необходимый критерий управления для переключения.

Предпочтительный вариант схемы согласно изобретению. который особенно подходит для управляемых цифровых устройств задержки, состоит выполнено в виде реверсивного счетчика. которые связывают управляющим входом реверсивного счетчика (2), всей схемы. no

Другое цифровых приравнивание запоминающем в том. что одно из запоминающих устройств схена сопряжения (5) состоит из двух выход сравнивающего устройства (3) с выход реверсивног

Скользящая адаптация производится квазннепрерывное к целевому адресу в другом примеру. при пренебрежении что входы запоминающих устройств соединены с адресными магистралями запоминающее устройство может> быть звуковых сигналов возникает благодаря актуального устройстве адресным регистром.

тому, что адреса в реверсивном счетчике например. адресном регистре;

длительностями тактов.

другом варианте решения согласно изобретению. пригодном для произвольных процессов переключения, запоминающие устройства. вст и и и и и и нак .к .к .к .к .к .к .к .к включенные по входу параллельно. выходы которых индивидуально соединены с сравнивающим устройством. состоящим как минимум нз одного компаратора абсолютных значений и одного компаратора градиентов, выходы которых объединены комбинаторй. т т ст ит т .т от .т

Входными сигналами запоминающих устройств являются дискретные значения предусмотренных для переключения сигналов, они сравниваются друг с другом в сравнивающем устройстве по величине и тенденции изменения (градиент). В случае достаточного совпадения подается управляющий сигнал на вентильную схему. Для определенных видов сигнала может оказаться целесообразным привлекать в качестве дополнительного критерия переходы перекличаемы.

При наличии подходящих схемно-технических условий имеет смысл реализовать описанные решения средствами микровычислительноЙ техни. интегрируя запоминающие устройства »сравнивающее устройство и схемы (логического) сопряжения в вычислитель. Однако, при этом не должен использоваться дорогой быстродействующий сигнальный процессор.

Пример осуществления изобретения

Ниже изобретение поясняется подробнее на примерах его осуществления.

Прилагаемые рисунки показывают 'фиг.1 - блок-схему принципиальной структуры, фиг.2 - блок-схему варианта цифровых устройств задержки с непрерывным переключением времени задержки, фиг.З - блок-схему произвольных переключений между двумя цифровыми сигналами.

.1иг.1 показывает принципиальную структуру схем согласно изобретению. Featuring a flat-screen TV 1 and a flat-screen TV, 3 and 3 are available. Ытх 3. 3.т 3. 3.у 3. с 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. а 3. 3. 3. 3. а а 3. а а 3. а 3. а а а 3. а а а 3. а а 3. а а 3. а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а а. - in the case of third countries, 4. sa nahrádza takto: 3. the following shall be added to the Agreement: 3. zругой вход которой соединен с выходом сравнивающего устройства 3.

269 779

Его выходы, с одной стороны, 'соединены с другим входом одного из запоминающих устройств 2. а с другой стороны. с последующими стрруктурами для Формирования сигнала, инициирующего переключение.

Принцип изобретения поясняется на примере изображенного на фиг.

Входные сигналы для запоминающих устройств 1. 2 являются при этом адресами соответствующих параметров сигналов в памяти ОЗУ устройства задержки, которые определяют соответствующее время задержки.

1 з 1гг 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 а в реверсивный счетчик 2 - соответствующий актуальный адрес. Оба адреса сравниваются друг с другом в сравнивающем устройстве 3 причем выходной сигнал сравнивающего устройства подается на счетчик 2 с подходящим шагом в такте с частотой выборки до тех пор, пока между актуальным адресом и целевым адресом Не будет достигнуто достаточное совпадение. Благодаря пошаговому изменению актуального адреса время задержки меняется квазинепрерывно в такте с частотой выборки (т.е. на раз 20). причем остающиеся незначительные скачки уровня, как и при обычном процессе выборки с помощью аналогово-цифрового преобразователя достаточно сглаживаются фильтром нижних частот на выходе цифро-аналогового преобразователя цифровой схемы и а результате этого не прослушиваются. Цофровой звуковой сигнал при этом лишь смешается небольшими временными шагами. соответствующими интенсивности выборки. и не подвергается какому-либо дополнительному влиянию.

направлении очень малых задержек мешающие перекрытия

Для высоких скоростей регулирования в можно исключить с помощью известных мер укорочения импульсов или путем стробирования време.

Другой пример осуществления изобретения показан на фиг.З. Тот вариант может быть применен для любых процессов переключения между двумя различными источниками цифровых звуна. При этом каждый источник сигналов запитывает соответствующую включенную параллельно по входам совокупность двух регистров 1а

1Ь

2а. 2ЬииФровымн дискретными значениями, полученными прочем соотвётствекно in результате выборки из предназначенных для переилючения.

первом регистре 1а. 2а запоминаются актуальные значения сигналов, а во втором регистре 1Ь. 2Ь -предшествующие значения. Оыходы первых регистров 1а. 2а соединены с компаратором абсолютных значений За. выход которого активизируется при (достаточном) равенстве актуальных дискретных значении. Выходы вторых регистров 1Ь. 2Ь с соответствующими первыми регистрами 1а. 2а связаны со входами компаратора градиента ЗЬ. выход которого активизируется при совпадении направления тенденции изменения обоих переключаемых сигналов.

П пом тататата..........,,,,, П п п п, п,, п,, п п, п.,,.. ,М... причем этот момент времени характеризуется совпадением амплитуд и их тенденций изменения (градиентов).

Для определенных видов сигнала до достижения этого критерия может проходить относительно большое время. D таких случаях может оказаться целесообразным выявлять прохождение обоих сигналов через нуль, используя еще один компа. чтобы отключать первый сигнал при его прохождении через нуль и включать второй сигнал также при его прохождении через нуль.

Выходные сигналы вышеупомянутых компараторов связаны с помощью комбинаторной схемы Зс так. что ее выходной сигнал активизируется при достаточном равенстве абсолютных значений и градиента или при прохождении через нуль входных сигналов, и таким образом вентильная схема 4 управляется так, что выход запоминающего устройства 1а отделяется от выхода схемы, а выход заломинаающего устройства 2а включается на прохождение »и в результате этого достигается в достаточной степени беспомеховое переключение.

Преимущество изобретения состоит в том, что оно обеспечивает любые переключения.

отключения или переключения цифровых звуковых сигналов, причем эти процессы не сопровождаются мешающими щелчками или искажениями и не имеют место дополнительные мешающие или препятствующие влияния на сигналы.

269 779

Без применения такай схемы невозможна обойтись, например, в управляемых устройствах задержки. в установках звукоФикацни и студиях звукозаписи. а также других акустических устройствах. например. устройствах микширования или коммутации. в котороых требуется постоянно подключать или отключать цифровые звуковые сигналы.

При наличии вычислителен в системе управления и обработки сигналов, относящихся к цифровому звуковому устройству. функции описанных схем могут быть поручены таким вычислителям. не нуждаясь при этом в особых свойствах. например. повышенной скорости обработки или дополнительных функциях, таких, как операции умножения.

269 779

ФОРМУЛА ИЗОБРЕТЕНИЯ '

1. Схсема для беспомехового переключения цифровых звуковых сигналов. состоящая из запоминающих устройств и сравнивающего устройства. отличающаяся тем. (3) the number of employees (3) that are covered by the application (1.2). ви к 2к к 4 4 к 4 4 4 4 4 4 4 4 4 4 4 4к кк кк 4к мк мк м м м м м м м м м м м м м м м

2. Схема по п.1. отличающаяся тем, что запоминающее устройство (2) in the city of в с ‹в‹ реверсивного счетчика. что схема сопряжения (4) состоит из двух соединительных магистралей между сравнивающим устройством (3) и запоминающим устройством (2) и что входы запоминающих устройств соединены с адресными магистралями.

3. Схема по п.1, отличающаяся тем. что запоминающие устройства <1, 2). на входы которых подаются цифровые дискретные значения (полученные в результате выборки из переключаемых сигналов) состоят нз соответственно двух включенных по входу параллельно двойных запоминающих устройств. all of which are subject to review (3). состоящим как минимум из одного компаратора абсолютных значений (За) и одного компаратора градиентов (ЗЬ). выходные сигналы которых объединены комбинаторной схемой (Зс). and (4) read the report.

3. Схема по пункту 1-3. отличающаяся тем. (1.2). сравнивающее устройство (3) и схема сопряжения (3) представляют собой компоненты вычислителя.

269 779

АННОТАЦИЯ

Схема для беспомехового переключения цифровых звуковых сигналов.

Изобретение распространяется на область звуковой студийной техники и касается, в частности, предотвращения помех при переключении цифровых звуковых сигналов .. Одновременно с целью избежать высоких затрат и искажений задача изобретения состоит в том. чтобы обойтись без процессоров введения и выведения сигналов и вез перемножающих сигнальных процессоров и достаточной стера. Согласно изобретению это достигается с помощью схемы, состоящей из двуз запоминающих устройств на входах цифровых сигналов. последующего сравнивающего устройства и схемы сопряжения, входы которой соединены с выходом запоминающего устройства и выходом сравнивающего устройства, и ее выходы подключены к входу запоминающего устройства и выходу для сигнала, инициирующего переключение.

Claims (4)

SUBJECT OF THE INVENTION A circuit for trouble-free switching of digital audio signals, comprising memories and a comparator, characterized in that the inputs of the comparator (3) are connected to the outputs of the memories (1, 2) to which inputs the digital signals are supplied; the output of the comparator (3) is connected to at least one second memory input (2) via the interconnection circuit (4). Connection according to Claim 1, characterized in that the memory (2) is in the form of a bi-directional counter, that the circuit of the interconnection (4) consists of two connecting wires between the comparator (3) of the memory (2) and the memory inputs are connected to address wires. Wiring according to claim 1, characterized in that the memories (1, 2) whose inputs are supplied with digital discrete values obtained as a result of the selection of the switched signals consist of two corresponding wires connected according to the input of parallel> memories, the outputs are individually coupled to a comparator (3) consisting of at least one absolute value comparator (За) and one gradient comparator (b), whose output signals are unified by the combination circuit (3c), and that the circuit of the interconnection (4) is gate circuit. Connection according to Claims 1 to 3, characterized in that the memory (1, 2), the comparator (3) and the connection circuit (4) are computer components.