CS261766B1 - Zařízení pro zkoušení fázovačů - Google Patents

Abstract

Zařízení pro zkoušení fázovačů je určené pro ověřování funkce fázovačů sloužících pro automatické připojování synchronních generátorů k energetické síti. Zařízení využívá univerzální mikropočítač, k jehož sběrnici jsou připojeny čítače generující frekvenci sítě, frekvenci generátoru, modelující počáteční fázový úhel a dobu zpoždění výkonového vypínače. Císlico-analogové převodníky umožňují modelovat napětí sítě a napětí generátoru. Vstupně-výstupní obvod vysílá signály pro spuštění a zastavení činnosti fázovače a přijímá signál pro přifázování a signály pro změnu napětí generátoru a změnu otáček pohonného stroje. Po přifázování vyhodnotí zařízení výsledný fázový posuv a vypíše protokol o zkoušce. Parametry zkoušky lze zadávat z klávesnice. Chod celého zařízení řídí program mikropočítače.

Description

Vynález se týká zařízení pro zkoušení fázovačů založené na využití systému složeného ,z mikropočítače, obrazového displeje, klávesnice a tiekárny. Vynález spadá do oboru automatického připojováni synchronních generátorů k energetické šiti.

Dosavadní ověřování fázovačů spočívá jednak v používání univerzálních měřicích přístrojů, jednak v sestavení fyzikálního modelu složeného z třífázového generátoru malého výkonu, jehož budicí soustavy, pohonného stroje s řízením otáček a třífázového spínače s nastavitelnou dobou sepnutí, který slouží ke komplexnímu ověřeni funkce fázovače.

/

Nevýhodou dosavadních zařízení pro ověřováni funkce fázovačů je velká pracnost zkoušek, velké nároky na prostor a vybavení laboratoře, časově náročné vyhodnocení konečných výsledků zkoušek a jejich malá přesnost.

Uvedené nevýhody stávajícího stavu techniky se odstraní zařízením pro zkouěení fázovačů založené na využití systýmu složeného z mikropočítače, obrazového displeje, klávesnice a tiskárny podle vynálezu, jehož podstata spočívá v tom, že k systémové sběrnici mikropočítače je připojen první čítač, druhý čítač, třetí čítač, čtvrtý čítač, pátý čítač, ěestý čítač, první číslico-analogový převodník, druhý číslico-analogový převodník a vstupně-výstupní obvod. První výstup vstupně-výstupního obvodu je spojen s hradlovacím vstupem prvního čítače, s hradlovacím vstupem třetího čítače. Druhý výstup vstupně-výstupního obvodu je spojen s hradlovacím vstupem čtvrtého čítače a s druhým součinovým vstupem součinového obvodu, jehož první součinový vstup je spojen s výstupem třetího čítače a hradlovacím vstupem druhého čítače. Součinový obvod je spojen s hradlovacím vstupem pátého čítače, výstup šestého čítače je spojen s prvním vetupem vstupně-výstupního obvodu. Oscilátor je spojen se vstupem prvního čítače, vstupem druhého čítače, vstupem třetího čítače, vstupem čtvrtého čítače, vstupem pátého čítače a vstupem ěeetého čítače.

Výstup prvního čítače je spojen se signálovým vstupem prvního měniče signálu a řídicí vstup prvního měniče signálu je spojen s prvním číelicoanalogovým převodníkem a s výstupem druhého čítače je spojen signálový vstup druhého měniče signálu a řídicí vstup druhého měniče signálu je spojen s druhým člslico-analogovým převodníkem.

Výhodou zařízení podle vynálezu, které představuje model síž-generátor, je, že umožňuje velmi rychlé a pohodlné provádění zkoušek fázovačů ve velkém rozsahu všech proměnných veličin. Všechny zkoušky jsou opakovatelné za přesně stejných podmínek. Vyhodnocení zkoušek je automatizované, včetně vydání písemného protokolu. Dosahuje ee vysoká přesnost měření a výpočtu výsledků. Funkce zkoušeného fázovače je prověřována v uzavřené smyčce za podmínek velmi podobných provozním. Model klade malé nároky na prostor a energii. Není hlučný.

Na připojeném výkresu je znázorněno blokové schéma zařízení.

Systémová sběrnice 01 je tvořena mikropočítačem 011. obrazovým displejem 012, klávesnicí 013 a tiskárnou 014. X vnitřní sběrnici 0111 mikropočítače 011 je připojen programovatelný první čítač 03. druhý čítač 04, třetí čítač 05, čtvrtý čítač 06, pátý čítač 07, šestý čítač 08, první člslicoanalogový převodník 11, druhý číslico-analogový převodník 12 a vstupně výstupní obvod 09, jehož první výstup 092 je spojen s hradlovacím vstupem 033 prvního čítače 03 a hradlovaclmv stupem 053 třetího čítače 05. Druhý výstup 093 vstupně-výstupního obvodu 09 je spojen s hradlovacím vetupem 062 čtvrtého čítače 06 a ,s druhým součinovým vstupem 102 součinového obvodu 10. jehož první součinový vstup 101 je spojen s výstupem 052 třetího čítače 05 a s hradlovacím vetupem 043 druhého čítače 04. Součinový obvod 10 je výstupem spojen s hradlovacím vstupem 072 pátého čítače 07, výstup 082 šestého čítače 08 je spojen 8 prvním vstupem 091 vstupně-výstupního obvodu 09. Oscilátor 02 je spojen ee vstupem 031 prvního čítače 03, se vstupem 041 druhého čítače 04. se vstupem 051 prvního čítače 03, se vstupem 041 druhého čítače 04, se vstupem 051 třetího čítače 05, se vstupem 061 čtvrtého čítače 06. se vetupem 071 pátého čítače 07 a ee vetupem 081 šestého čítače 08. S výstupem 032 prvního čítače 03 je spojen signálový vstup 131 prvého měniče 13 signálu, jehož řídicí vstup 132 prvého měniče 13 signálu je spojen s prvním člslico-analogovým převodníkem 11.

S výstupem 042 druhého čítače 04 je spojen signálový vstup 141 druhého měniče 14 signálu, jehož řídicí vstup 142 druhého měniče 14 signálu je spojen s druhým číslico-analogovým převodníkem 12.

Funkce zařízení spočívá v tom, že první čítač 03 a druhý čítač 04 pracují v cyklickém módu a dělí frekvenci oscilátoru 02 dělicím poměrem nastaveným programem mikropočítače 011.

Na výstupu 032 prvního čítače 03 vystupuje signál FS s frekvencí sítě, na výstupu 042 druhého čítače 04 vystupuje signál FG s frekvencí generátoru. Třetí čítač 05 pracuje v jednorázovém módu.

SpuStění prvního čítače 03 a třetího čítače 05 Provede mikropočítač 011 signálem na prvním výstupu 092 vstupně-výstupního obvodu 09. Teprve po dočítání třetího čítače 05 se jeho výstupem 052 spustí druhý čítač 04. Programem nastavený obsah třetího čítače 05 určuje zpoždění činnosti druhého čítače 04 a tedy počáteční fázový úhel mezi průběhy signálu FS s frekvencí sítě a signálu FG s frekvencí generátoru.

čtvrtý čítač 06 a pátý čítač 07 pracují stejně jako první čítač 03 a druhý čítač 04 v periodickém módu, přičemž první čítač 03 a čtvrtý čítač 06 mají nastaven stejný dělicí poměr určující frekvenci sítě a druhý čítač 04 a pátý čítač 07 mají rovněž stejný dělicí poměr určující frekvenci generátoru FG. činnost čtvrtého čítače 06 a pátého čítače 07 je spouštěna signálem z druhého výstupu 093 vstupně-výstupního obvodu 09, přičemž spuštění pátého čítače 07 je opět zpožděno v závislosti na počátečním obsahu třetího čítače 05. Mikropočítač 011 spustí činnost současným vydáním signálu na prvním výstupu 092 a druhém výstupu 093 vstupně-výstupního obvodu 09. Dvojice první čítač 03 a čtvrtý čítač 06 a dvojice druhý čítač 04 a pátý čítač 07 pak běží synchronně. Při odebrání signálu z druhého výstupu 093 vstupně-výstupního obvodu 09 se zastaví činnost dvojice čtvrtý čítač 06 a pátý čítač 07, zatímco dvojice první čítač 03 a druhý čítač 04 pokračuje. Z obsahu čtvrtého čítače 06 a· pátého čítače 07 lze pak vypočítat fázový posun průběhů signálu FS s frekvencí sítě a signálu FG v okamžiku zastavení čtvrtého čítače 06 a pátého čítače 07.

Šestý čítač 08 pracuje v jednorázovém módu. Jeho počáteční obsah modeluje dobu zpoždění výkonové vypínače VV. Povel F pro sepnutí výkonového spínače UV spustí činnost šestého čítače 08 i Jeho výstupní signál zavedený na první vstup 091 vstupně-výstupního obvodu 09 oznámí programu uplynutí doby zpoždění.

První číslico-analogový převodník 11. respektive druhý číslico-analogový převodník 12 převádí počítačem zadanou hodnotu na stejnosměrné napětí sítě US, respektive stejnosměrné napětí generátoru UG, které je měřítkem napětí sítě, respektive generátoru.

Pro případ, kdy pro zkoušení fázovače nelze použít frekvence sítě FS a frekvence generátoru FG spolu se stejnosměrnými napětími sítě US a stejnosměrnými napětími generátoru UG lze zařízení vybavit prvním měničem 13 signálu nebo druhým měničem 14 signálu, které převádějí obdélníkový průběh na průběh harmonický, jehož amplituda je úměrná řídicímu stejnosměrnému napětí sítě US nebo stejnosměrnému napětí generátoru UG, jehož první výstupní signál fs sítě a druhý výstupní signál Us sítě nebo jehož první výstupní signál fg generátoru a druhý výstupní signál Uq generátoru modelují napětí sítě nebo generátoru.

Program počítače vydává prostřednictvím vstupně-výstupního obvodu 09 na jeho prvním výstupu 094 signál S pro spuštění činnosti fázované, dále na druhém výstupu vstupně-výstupního obvodu 095 signál o sepnutí výkonového vypínače W a přijímá od zkoušeného fázovače kladný signál +0 na prvním vstupu vstupně-výstupního obvodu, nebo záporný signál od fázovače -0 na druhém vstupu vstupně-výstupního obvodu pro zvyšování napětí +U na třetím vstupu vstupně-výetupnlho obvodu nebo signál pro snižování napětí -U na čtvrtém vstupu vstupně-výstupního obvodu, pro zvyšování nebo snižování napětí generátoru.

Zkouška fázovače pomocí zařízení probíhá tak, že obsluha pomocí klávesnice 013 zadá parametry zkoušky a spustí ji. Mikropočítač 011 svým programem nastaví dělicí poměry čítačů.

napětí převodníků, spustí činnost čítačů a vyšle signál S. Potom reaguje na signály +0,

-0. +0, -U vydávané zkoušeným fázovačem. Jakmile fázovač vydá povel F k přifázování, program po uplynutí doby zpoždění výkonového vypínače zastaví činnost čtvrtého čítače 06 a pátého čítače 07 a vyšle signál pro výkonný vypínač W. Poté vypočte fázový úhel průběhu frekvence sítě FS a frekvence generátoru FG v okamžiku sepnuti výkonového vypínače a zobrazí protokol o zkoušce na obrazovém displeji 012, případně jej vytiskne na tiskárně 014.

Zařízení podle vynálezu lze využít zejména na vývojových pracovištích, vyvíjejících nové fázovače, dále _tna výstupní kontrole výrobního oddělení fázovačů a na údržbářských praco vištích energetických provozů ke kontrole provozovaných fázovačů.

Claims (2)

1. PŘEDMĚT V'Y NÁLEZU

   1. Zařízení pro zkoušení fázovačů sestávající z mikropočítače spojeného s obrazovým displejem, klávesnicí a tiskárnou, vyznačené tím, že k systémové sběrnici (01) mikropočítače (011) je připojen první čítač (03), druhý čítač (04), třetí čítač (05), čtvrtý čítač (06), pátý čítač (07), šestý čítač (08), první čfslico-analogový převodník (11), druhý číslico-analogový převodník (12) a vstupně-výstupní obvod (09) , jehož první výstup (092) je spojen s hradlovacím vstupem (033) prvního čítače (03), s hradlovacím vstupem (053) třetího čítače (05), druhý výstup (093) je spojen s hradlovacím vstupem (062) čtvrtého čítače (06) a s druhým součinovým vstupem (102, součinového obvodu (10), jehož první součinový vstup (101) je spojen s výstupem třetího čítače (052) a hradlovacím vstupem (043) druhého čítače (04), součinový obvod (10) je spojen výstupem s hradlovacím vstupem (072) pátého čítače (07), výstup (082) šestého čítače (08, je spojen s prvním vstupem (091) vstupně-výstupního obvodu (09) a oscilátor (02) je spojen se vstupem (031) prvního čítače (03) , vstupem (041) druhého čítače (04), vstupem (051) třetího čítače (05), vstupem (061) čtvrtého čítače (06), vstupem (071) pátého čítače (07, a vstupem (081) šestého čítače (08),
2. 2. Zařízení podle bodu 1 vyznačené tím, že výstup (032) prvního čítače (03) je spojen se signálovým vstupem (031) prvního měniče (13) signálu a řídicí vstup (132, prvního měniče (13) signálu je spojen s prvním člslico-analogovým převodníkem (11, a s výstupem (042) druhé ho čítače (04) je spojen signálový vstup (141) druhého měniče (14) signálu a řídicí vstup (142, druhého měniče (14) signálu je spojen s druhým člslico-analogovým převodníkem (12).