CS261719B1

CS261719B1 - Connexion for in time linear variable frequency source

Info

Publication number: CS261719B1
Application number: CS87416A
Authority: CS
Inventors: Frantisek Ing Mejta
Original assignee: Mejta Frantisek
Priority date: 1987-01-20
Filing date: 1987-01-20
Publication date: 1989-02-10
Also published as: CS41687A1

Abstract

Řešení se týká oboru elektrotechniky. Zapojení řeší technický problém generování sinusového nebo logického signálu s číslicově nastavitelným kmitočtem s vysokou přesnosti a s možnosti jeho lineárního poklesu nebo vzrůstu s časem s číslicově nastavitelnou strmostí změny. Podstata řešení spočívá v tom, že normálový kmitočet je vynásoben ve dvou fázových závěsech tak, že každý má ve zpětné vazbě dělič kmitočtu s proměnným dělicím poměrem, přičemž dělicí poměr prvního je určen stavem obousměrné ho čítače a předvolbou, druhého pomocí nastavitelného přepínače. Qbousměrný čítač při využívání předvolby, podle stavu.vstupního logického signálu, na svých výstupech má stav určený dalším přepínačem, jehož nastavení určuje výstupní kmitočet. Při požadované lineární časové změně výstupního kmitočtu je obousměrným čítačem čítán kmitočet, který je generován ve druhém fázovém závěsu, jenž určuje velikost strmosti časové změny výstupního kmitočtu. Zapojení je možno využít v energetice a v průmyslu při vývoji, výrobě a využívání specializovaných zařízení, zejména frekvenčních ochran.The solution concerns the field of electrical engineering. The wiring solves the technical problem of generation sinusoidal or logic signal with numeric adjustable frequency with high accuracy and the possibility of its linear decline or increase with time with numeric adjustable slope change. The essence of the solution it is that the normal frequency is multiplied in two phase hinges by that each has a frequency divider in feedback with variable dividing ratio, separating the ratio of the first is determined by the bidirectional state the counter and the preset, the other by the adjustable switches. Q-direction counter at use of the preset, according to the status of the entry logic signal on its outputs has a state specified by another switch whose the setting determines the output frequency. At desired linear time change of the output frequency is read by a two-way counter the frequency that is generated in the second phase suspension that determines the size the slope of the time change of the output frequency. The connection can be used in power engineering and in industry in the development, production and use specialized equipment, especially frequency equipment protection.

Description

Vynález se týká zapojení zdroje lineárně proměnného kmitočtu s časem, jehož účelem je generování velmi přesného kmitočtu s číslicovým nastavením a lineárně časově závislého kmitočtu s číslicově nastavitelnou strmostí změny pro statické a dynamické testování specializovaných zařízení, zejména frekvenčních ochran.The invention relates to the connection of a linear variable frequency source with time, the purpose of which is to generate a very precise frequency with a digital adjustment and a linear time-dependent frequency with a digitally adjustable steep change for static and dynamic testing of specialized devices, in particular frequency protections.

V současné době pro statické testování hladinových článků frekvenčních ochran se využívá přesných sinusových generátorů. Oejich nevýhodou je obtížné nastavení výstupního kmitočtu v okolí siíového kmitočtu s přesností např. na čtyři dekády. Pro dynamické testováni jednotek frekvenčních ochran, které vyhodnocují velikost časové změny kmitočtu, lze využívat výstupního kmitočtu točivých generátorů se simulací změny jejich zatížení. Nevýhodou této metody je, že neumožňuje přímou a přesnou volbu velikosti časové změny kmitočtu. Při testování je nutné oscilografovat přechodový děj změny frekvence a záznam vyhodnotit. Pro přesné měření okamžitého kmitočtu je třeba využívat specializovaného převodníku kmitočet -napětí s rozlišením malých změn po periodě. Metoda je složitá, časově náročná a nepřesná.Presently, sine wave precision generators are used for static testing of level protection cells. Their disadvantage is the difficulty in adjusting the output frequency in the vicinity of the mains frequency with an accuracy of, for example, four decades. The output frequency of rotating generators can be used for dynamic testing of frequency protection units, which evaluate the magnitude of time change of frequency, with simulation of their load change. The disadvantage of this method is that it does not allow direct and accurate selection of the magnitude of the time variation of the frequency. During testing, it is necessary to oscillograph the transition process of frequency change and evaluate the record. For accurate measurement of the instantaneous frequency it is necessary to use a specialized frequency-voltage converter with a small change resolution after a period. The method is complex, time-consuming and inaccurate.

Tyto nevýhody podstatně zmírňuje zapojeni zdroje lineárně proměnného kmitočtu s časem podle vynálezu, jehož podstata spočívá v tom, že zdroj normálového kmitočtu je současně připojen na první vstup druhého fázového závěsu a na první vstup prvního fázového závěsu, jehož výstup je současně připojen na vstup prvního děliče kmitočtu, na vstup třetího děliče kmitočtu a na první vstup prvního čítače, jehož druhý vstup je současně připojen na druhý vstup prvního fázového závěsu, na výstup prvního komparátoru, jehož první vstupy jsou připojeny na výstupy prvního čítače, druhé vstupy prvního komparátorů jsou připojeny na výstupy druhého čítače, jehož první vstupy jsou připojeny na výstupy prvního přepínače, jehož vstupy jsou uzemněny, výstup druhého fázového závěsu je současně připojen na vstup druhého děliče kmitočtu a na první vstup třetího čítače, jehož výstupy jsou připojeny na první vstupy druhého komparátorů, jehož výstup je současně připojen na druhý vstup třetího čítače a na druhý vstup druhého fázového závěsu, druhé vstupy druhého komparátorů jsou připojeny na výstupy třetího přepínače, jehož vstupy jsou azemněny, výstup druhého děliče kmitočtu je připojen na první vstup obvodu logického součinu, jehož druhý vstup je současně připojen ke čtvrtému vstupu druhého čítače a ke vstupní svorce, první výstup druhého přepínačeThis disadvantage is greatly mitigated by the wiring of a linear variable frequency source with time according to the invention, which is based on the fact that the normal frequency source is simultaneously connected to the first input of the second phase lock and the first input of the first phase lock. to the input of the third frequency divider and to the first input of the first counter, the second input of which is simultaneously connected to the second input of the first phase lock, to the output of the first comparator whose first inputs are connected to the outputs of the first counter; a second counter whose first inputs are connected to the outputs of the first switch whose inputs are grounded, the output of the second phase lock is simultaneously connected to the input of the second frequency divider and to the first input of the third counter whose outputs are connected to the first inputs of the second comparator whose output is simultaneously connected to the second input of the third counter and to the second input of the second phase lock, the second inputs of the second comparator are connected to the outputs of the third switch whose inputs are grounded logic product, the second input of which is simultaneously connected to the fourth input of the second counter and to the input terminal, the first output of the second switch

261 719 je připojen na druhý vstup druhého čítače, jehož třetí vstup je připojen na druhý výstup druhého přepínače, jehož vstup je připojen na výstup obvodu logického součinu, výstup třetího děliče kmitočtu je připojen na vstup čtvrtého čítače, jehož výstupy jsou připojeny na vstupy pevné paměti, jejiž výstupy jsou připojeny na první vstupy číslicověanalogového převodníku, jehož druhý vstup je připojen na zdroj napětí, první výstupní svorka je připojena na výstup Číslicověanalogového převodníku, druhá výstupní svorka je připojena na výstup prvního děliče kmitočtu.261 719 is connected to the second input of the second counter whose third input is connected to the second output of the second switch whose input is connected to the logic product output, the output of the third frequency divider is connected to the input of the fourth counter whose outputs are connected to fixed memory inputs , the outputs of which are connected to the first inputs of the digital-to-analog converter, the second input of which is connected to a voltage source, the first output terminal is connected to the output of the digital-analog converter, the second output terminal is connected to the output of the first frequency divider.

Výhodou zapojení podle vynálezu je, žé lze generovat signál, jehož kmitočet je určen číslicovým nastavením např. ve čtyřech dekádách a lze zajistit jeho lineární vzrůst nebo pokles s časem se strmostí číslicově nastavitelnou např. ve třech dekádách. Použitím pro testování specielních zařízení, které ve svém principu činnosti využívají přesného měření sílového kmitočtu, zejména číslicových ‘frekvenčních ochran, lze dosáhnout vysoké přesnosti s minimálními Časovými nároky.An advantage of the circuitry according to the invention is that it is possible to generate a signal whose frequency is determined by numerical adjustment, eg in four decades, and can be linearly increased or decreased with time with a steepness numerically adjustable eg in three decades. By using for testing of special devices which in their principle of operation use accurate measurement of the power frequency, especially digital čís frequency protections, high accuracy can be achieved with minimal time demands.

Příklad zapojeni zdroje lineárně proměnného kmitočtu s časem je znázorněn v blokovém schématu na obrázku. Z obrázku je patrno, že zdroj 1 normálového kmitočtu je současně připojen na první vstup druhého fázového závěsu 8 a na prvni vstup prvního fázového závěsu 2, jehož výstup je současně připojen na vstup prvního děliče 3 kmitočtu, na vstup třetího děliče 15 kmitočtu a na první vstup prvního čítače 4, jehož druhý vstup je současně připojen na druhý vstup prvního fázového závěsu 2 a na výstup prvního kompará toru 5, jehož první vstupy jsou připojeny na výstupy prvního čítače 4, druhé vstupy prvního komparátoru 5 jsou připojeny na výstupy druhého čítače 6, jehož první vstupy jsou připojeny na výstupy prvního přepínače 7, jehož vstupy jsou uzemněny, výstup druhého fázového závěsu 8. je současně připojen na vstup druhého děliče 13 kmitočtu a na první vstup třetího čítače 9, jehož výstupy jsou připojeny ná první vstupy druhého komparátoru 10, jehož výstup je současně připojen na druhý vstup třetího čítače 9 a na druhý vstup druhého fázového závěsu (3, druhé vstupy druhého komparátoru 10 jsou připojeny na výstupy třetího přepínače 11, jehož vstupy jsou uzemněny, výstup druhého děliče 13 kmitočtu je připojen na první vstup obvodu 14 logického součinu, jehož druhý vstup je současně připojen ke čtvrtému vstupu druhého čítače 6 a ke vstupní svorce 20, první výstup druhého přepínače 12 jeAn example of wiring a linear variable frequency source with time is shown in the block diagram in the figure. It can be seen from the figure that the normal frequency source 1 is simultaneously connected to the first input of the second phase lock 8 and to the first input of the first phase lock 2 whose output is simultaneously connected to the input of the first frequency divider 3, the input of the third frequency divider 15 the input of the first counter 4, the second input of which is simultaneously connected to the second input of the first phase lock 2 and to the output of the first comparator 5, the first inputs of which are connected to the outputs of the first counter 4; whose first inputs are connected to the outputs of the first switch 7, whose inputs are grounded, the output of the second phase lock 8 is simultaneously connected to the input of the second frequency divider 13 and to the first input of the third counter 9 whose outputs are connected to the first inputs of the second comparator 10, whose output is simultaneously connected to the other the input of the third counter 9 and the second input of the second phase lock (3, the second inputs of the second comparator 10 are connected to the outputs of the third switch 11 whose inputs are grounded, the output of the second frequency divider 13 is connected to the first input of the logic is simultaneously connected to the fourth input of the second counter 6 and to the input terminal 20, the first output of the second switch 12 being

- 3261 719 připojen na druhý vstup druhého čítače 6, jehož třetí vstup je připojen na druhý výstup druhého přepínače 12, jehož vstup je připojen na výstup obvodu 14 logického součinu, výstup třetího děliče 15 kmitočtu je připojen na vstup čtvrtého čítače 16, jehož výstupy jsou připojeny na vstupy pevné paměti 17, jejíž výstupy jsou připojeny na první vstupy číslicově analogového převodníku 19, jehož druhý vstup je připojen na zdroj 18 napětí, první výstupní svorka 22 je připojena na výstup číslicově analogového převodníku 19, druhá výstupní svorka 2l je připojena na výstup prvního děliče 3 kmitočtu.3261 719 connected to the second input of the second counter 6, the third input of which is connected to the second output of the second switch 12, whose input is connected to the output of the logic product 14, the output of the third frequency divider 15 is connected to the input of the fourth counter 16 connected to fixed memory inputs 17, the outputs of which are connected to the first inputs of the digital-to-analog converter 19, the second input of which is connected to a voltage source 18, the first output terminal 22 is connected to the output of the digital-analog converter 19 the first frequency divider 3.

Normálový kmitočet f_Q je vynásoben v prvním fázovém závěsu 2 dělicím poměrem prvního čítače 4. Za předpokladu, že na vstupní svorce 20 je stav logické nuly, jsou stavy prvního přepínače 7, které určují požadovaný výstupní kmitočet, trvale přepisovány na výstupy druhého čítače 6. V prvním koraparátoru 5 jsou porovnány s okamžitým stavem prvního čítače 4, který čítá výstupní kmitočet prvního fázového závěsu 2. Při dosažení shodnosti je výstupem prvního komparátoru 5 nulován první čítač 4. Kmitočet na výstupu prvního fázového závěsu .2 je vydělen prvním děličem 3. kmitočtu s dělicím poměrem Dl podle požadavku řádu a počtu platných míst pro nastavení výstupního kmitočtu f na druhé výstupní svorce 21, Čtvrtý čítač 16 svým dělicím poměrem 03 určuje počet vzorků na jednu periodu výstupního sinusového signálu a vyplývá z požadované přesnosti tvaru. Okamžitý stav čtvrtého čítače 16 určuje adresu pevné paměti 17, jejímž obsahem je funkce jednotkového sinu podle zvoleného počtu vzorků na periodu. Pro dělicí poměr D2 třetího děliče 15 kmitočůu platí D2 = D1/D3. Funkce jednotkového sinu,uložená v pevné paměti 17, je převedená číslicověanalogovým převodníkem 19 na analogový signál s amplitudou, která odpovídá napětí zdroje 18 napětí. V případě úrovně logické jedničky na vstupní svorce 20 je druhým čítačem 6_ čítán kmitočet z výstupu druhého děliče 1.3 kmitočtu, který podle stavu druhého přepínače 12 snižuje nebo zvyšuje jeho obsah, výstupní kmitočet f pak lineárně s časem klesá nebo roste od počátečního kmitočtu, který odpovídá poslednímu stavu druhého čítače 6 před změnou stavu logického signálu na vstupní svorce 20. Výstupní kmitočet druhého fázového závěsu 8 je dán dělicím poměrem třetího čítače 9_?obdobně jako u prvního fázového závěsu 2,nastavením třetího přepínače 11The normal frequency f _Q is multiplied in the first phase lock 2 by the dividing ratio of the first counter 4. Assuming that the input terminal 20 has a logic zero state, the states of the first switch 7 that determine the desired output frequency are permanently overwritten to the outputs of the second counter 6. In the first corrector 5, they are compared with the instantaneous state of the first counter 4, which counts the output frequency of the first phase lock 2. When the matching is achieved, the output of the first comparator 5 is reset to the first counter 4. with the split ratio D1 according to the order requirement and the number of valid output frequency setting points f at the second output terminal 21, the fourth counter 16, with its split ratio 03, determines the number of samples per period of the output sine signal and results from the desired shape accuracy. The instantaneous state of the fourth counter 16 determines the address of the fixed memory 17 containing the unit sine function according to the selected number of samples per period. For the split ratio D2 of the third frequency divider 15, D2 = D1 / D3 applies. The unit sine function stored in the fixed memory 17 is converted by a digital-to-analog converter 19 into an analog signal with an amplitude corresponding to the voltage of the voltage source 18. In the case of the logic one at the input terminal 20, the second counter 6 reads the frequency from the output of the second frequency divider 1.3, which according to the state of the second switch 12 decreases or increases its content, the output frequency f then decreases linearly with time or increases from the initial frequency corresponding to the last state of the second counter 6 before the state of the logic signal at the input terminal 20 is changed _. similar to the first phase lock 2, by setting the third switch 11

-‘f261 719 a určuje strmost K změny kmitočtu f výstupního signálu, pro který platí f = fp - K t , kde f je počáteční kmitočet-‘F261 719 and specifies the slope K of the frequency change f of the output signal for which f = fp - K t, where f is the initial frequency

P* t je čas.P * t is time.

Dělicí poměr D4 druhého děliče 13 kmitočtu je určen maximální požadovanou velikosti strmosti změny kmitočtu, počtem dekád P2 jejího nastavení a počtem dekád Pl nastavení počátečního kmitočtu f_p pomocí prvního přepínače 7. Pro maximální výstupní kmitočet f^ a maximální strmost jeho změny platí fp · 10 ^F2 ₌ $, · io^Pl ^{04 f}M kde ίθ je normálový kmitočetThe dividing ratio D4 of the second frequency divider 13 is determined by the maximum required frequency slope, the number of decades P2 of its setting, and the number of decades P1 of the initial frequency setting f _p by the first switch 7. For maximum output frequency f ^ and maximum slope ^F2 ₌ $, io ^Pl ^{04 f} M where ίθ is the normal frequency

Pl je počet dekád nastavení výstupního kmitočtu f P2 je počet dekád nastavení strmosti změny výstupního kmitočtu fPl is the number of decades of output frequency setting f P2 is the number of decades of output frequency setting steepness f

J^e maximální dosažitelný výstupní kmitočet f «μ je maximální možná strmost změny výstupního kmitočtu f.J ^e maximal achievable output frequency f «μ is the maximum slope change in the output frequency f.

Zapojení je možné využít v energetice a průmyslu při vývoji, výrobě a provozu specializovaných zařízeni, které ve svém principu činnosti využívají přesného měřeni kmitočtu zejména síťového, nebo pro jiné účely kdy je třeba zdroj kmitočtu s přesným nastavením a stabilitou např. ladění filtrů aj.The connection can be used in power engineering and industry in the development, production and operation of specialized equipment, which in their principle of operation use accurate frequency measurement, especially network frequency, or for other purposes where a frequency source with precise adjustment and stability is needed.

Claims

Linear variable frequency source connection with time, characterized in that the normal frequency source (1) is simultaneously connected to the first input of the second phase lock (8) and to the first input of the first phase lock (2), the output of which is simultaneously connected to the input of the first a frequency divider (3), an input of a third frequency divider (15) and a first input of a first counter (4), the second input of which is simultaneously connected to a second input of the first phase lock (2) and an output of the first comparator (5) the inputs are connected to the outputs of the first counter (4), the second inputs of the first comparator (5) are connected to the outputs of the second counter (6), the first inputs of which are connected to the outputs of the first switch; the phase lock (8) is simultaneously connected to the input of the second frequency divider (13) and to the first input of the third counter (9), the outputs of which are connected to the first inputs of the second comparator (10), the output of which is simultaneously connected to the second input of the third counter (9) and to the second input of the second phase lock (8), the second inputs of the second comparator (10) are connected to the outputs of the third switch the inputs are grounded, the output of the second frequency divider (13) is connected to the first input of the logic product circuit (14), the second input of which is simultaneously connected to the fourth input of the second counter (6) and to the input terminal (20) (12) is connected to the second input of the second counter (6), the third input of which is connected to the second output of the second switch (12), the input of which is connected to the output of the logic product circuit (14); to the input of the fourth counter (16), the outputs of which are connected to the inputs of the fixed memory (17), the outputs of which are connected to the first inputs of the digital analogue The first output terminal (22) is connected to the output of the digital-analog converter (19), the second output terminal (23 'is connected to the output of the first frequency divider (3).