CS261514B1

CS261514B1 - Arrangement for output data linearization during capacity measuring by resonant method with a parallel additer

Info

Publication number: CS261514B1
Application number: CS863300A
Authority: CS
Inventors: Jozef Ing Ondrejka; Pavel Rndr Ing Kostecky
Original assignee: Jozef Ing Ondrejka; Kostecky Pavel
Priority date: 1986-05-06
Filing date: 1986-05-06
Publication date: 1989-02-10
Also published as: CS330086A1

Description

Vynález sa týká zapojenia pre linearizáciu. výstupného údaja pri meraní kapacity rezonančnon metódou, využívajúce paralelnú sčítačku,The invention relates to a circuit for linearization. the output data when measuring the capacitance of the resonance method using a parallel adder,

Doteraz známe zapojenia pre meranie kapacity využívajúce rezonančnú metodu, ktorej organicky prislúcha irítegračný Charakter merania a s tým súvisiaca vysoká přesnost, sú nútené respektovat fakt nelineárnej funkčnej závislosti medzi rozdiélovou frekvenciou (rozladěním] ako bezprostředné meronosnou veličinou s kapacitou, ktorá rozladenie vyvolává. Ak je výstupná veličina požadovaná ako lineárna funkcia meranej kapacity, je nutné výstupný údaj linearizovaf. Doteraz známe zapojenia toto· realizujú buď analogovým spósobom, t. j. převedením nameranej rozdielovej frekvencie na úměrné jednosměrné napatie a jeho ďalšom spracovaní analogovým nellneárnym obvodom, alebo číslicovým spósobom pomocou tabulky korešpondujúcich korigovaných a nekorigovaných hodnot uloženej v památi typu PROM pričom obvod realizuje vyhfadanie adresy tabuíkovej hodnoty najbližšej k nameranej frekvencie a vyčítanie hodnoty korigovanej (linearizovanej) výstupnej veličiny, alebo dalším číslicovým spósobom, a to priamym výpočtom (pomocou systému na báze mikroprocesore) funk261514 cie inverznej k závislosti rozdielovej frekvencie na meranej kapacitě s použitím nameranej hodnoty rozdielovej frekvencie ako vstupného argumentu.So far known capacitance measurements using the resonance method, which is organically attributable to the irritating nature of the measurement, and the associated high precision, are forced to respect the fact of nonlinear functional dependence between the frequency (tuning) as an immediate monaural variable with the disarming magnitude. The known wiring is either done in an analog way, ie by converting the measured differential frequency into a proportional unidirectional voltage and further processing it with an analog non-linear circuit, or digitally using a table of corresponding corrected and uncorrected values. stored in the PROM memory, where the circuit realizes finding the address of the table value closest to the measured frequency and reading the value of the corrected (linearized ) of the output variable, or in another digital manner, by direct calculation (using a microprocessor-based system) of the function261514 of the inverse of the frequency-dependence of the measured capacity using the measured value of the differential frequency as an input argument.

Uvedené spósoby sa vyznačujú nevýhodami, a to — v poradí uvedených sposobov — všeobecne nízká přesnost a stálost nastavenia analógových zariadení (prevodníkov pre meracie účely ha analógovej házej, připadne nutnost použitia naprogramovanej súčiastky (památi PROM), pričom zostavený a zapísaný program vyhovuje iba pre jediný súbor parametrov měrného obvodu (napr. základná frekvencia a základná kapacita obvodu rozlaďovaného oscilátora). Je sice možné inherentnú nespojitosť linearizácie íubovofne zmenšovat, ovšem za cenu nárastu potrebnej kapacity pamati a zvýšenej zložitosti obvodu (generovanie adries, komparovanie nameraného údaja J, připadne nutnost použitia kompletného^ mikroprocesorového výpočtového systému spolu s programom uloženým v pamati. Výpočet je vždy nutné prevádzať aproximatívne — rozvojom inverznej funkcie do potenčného radu s uvažovaním konečného počtu členov, nakol'ko táto funkcia obsahuje odmocninu. Pri použití běžných 8-bitových mikroprocesorov je dížka slova z híadiska potrebnej přesnosti nédostačujúca, čo si vynucuje použí261514 vaníe viacnásobnej aritmetiky, čo podstatné zvačšuje rozsah a čas vykonania programu. Táto okolnost znesnadňuje případné využitie mikroprocesorového systému pre riadenie celého merania v režime timesharing.These methods are characterized by disadvantages, namely - generally low accuracy and stability of setting of analog devices (converters for measurement purposes and analogue throwing), eventually necessity of using programmed component (PROM memory). It is possible to reduce the inherent discontinuity of linearization at any time, but at the expense of increased memory capacity and increased complexity of the circuit (generation of addresses, comparison of measured data J, it may be necessary to use a complete set of measurement circuit parameters). ^ a microprocessor computational system together with a program stored in memory It is always necessary to convert the calculation approximatively - by developing the inverse function into a potential series considering the finite number of members, as this function of the content Using conventional 8-bit microprocessors, the length of a word is insufficient in terms of precision, which requires the use of multiple arithmetic, which considerably increases the scope and execution time of the program. This makes it difficult to use a microprocessor system to control the entire measurement in timesharing mode.

Uvedené nevýhody odstráňuje zapojenie pre linearizáciu výstupného údaja pri meraní kapacity rezonančnou metodou využívajúce paralelná sčítačku podta vynálezu, ktorého podstata je v tom, že obsahuje čítač korekcie, pomocný čítač korekcie a čítač korekčných cyklov, pričom čítacie vstupy týchto čítačov sú zapojené na výstup hradla, ktorého prvý vstup je zapojený na výstup zdroja měrných pulzov, zatialčo druhý vstup je spojený s výstupom měrného* intervalu generátora měrného intervalu, ktorého výstup nulovacieho pulzu je přepojený s nulovacími vstupmi čítača korekcie, pomocného čítača korekcie. a čítača korekčných cyklov, ako aj s nulovacím vstupom hlavného čítača s možnosťou paralelného zápisu a čítači vstup čítača korekčných cyklov je spojený s výstupom indikácie naplnenia pomocného čítača korekcie, súčasne je paralelný výstup čítača korekčných cyklov spojený so vstupom prvého sčítanca paralelnej úplnej sčítačky, ktorej vstup druhého sčítanca je přepojený s paralelným výstupom hlavného čítača s možnosťou paralelného zápisu, pričom výstup paralelnej úplnej sčítačky je přivedený súčasne na vstup paralelného zápisu do hlavného čítača s možnosťou paralelného zápisu aj na paralelný vstup prechodovej památi, pričom vstup povelu paralelného zápisu do hlavného čítača s možnosťou paralelného zápisu je spojený s výstupom povelu paralelného zápisu obvodu výroby povelového pulzu zápisu a súčasne vstup tohto obvodu je přepojený s výstupom indikácie naplnenia čítača korekcie, zároveň výstup hradla je spojený s čítacím vstupom hlavného čítača s možnosťou paralelného zápisu a kontaktuje súčasne čítacie vstupy čítača korekcie a pomocného čítača korekcie a vstup povelu paralelného zápisu do prechodovej pamati je spojený s výstupom povelu zápisu od generátora měrného intervalu, súčasne paralelný výstup prechodovej pamati je spojený s výstupným zariadením.These disadvantages are eliminated by the wiring for output data linearization in capacitance measurement by the resonant method using a parallel adder according to the invention, which comprises a correction counter, an auxiliary correction counter and a correction cycle counter, the read inputs of these counters being connected to the gate output. the first input is connected to the output of the measurement pulse source, while the second input is coupled to the measurement interval output of the measurement interval generator whose reset pulse output is coupled to the reset inputs of the correction counter, the auxiliary correction counter. and the correction cycle counter as well as the master input counter resetting input in parallel and the correction cycle counter reading input is coupled to the auxiliary correction counter fill output, at the same time the parallel correction cycle counter output is connected to the first parallel total adder input input. the second adder is coupled to the parallel output of the master counter with the parallel write capability, wherein the parallel full adder output is coupled simultaneously to the parallel write input to the parallel write counter and to the parallel input of the pass memory; the parallel write is connected to the output of the parallel write command of the write command pulse production circuit, and at the same time the input of this circuit is connected to the output of the correction counter fill indicator, At the same time, the output of the gate is connected to the read input of the master counter with the possibility of parallel writing and contacts the read inputs of the correction counter and the auxiliary correction counter simultaneously and the input of the parallel write command to the transition memory is connected to the output of the write interval command. connected to the output device.

Výhoda zapojenia podfa vynálezu spočívá v tom, že je jednoduchšie čo do počtu a druhu použitých súčiastok, ako aj čo do nastavovanie a uvádzania do chodu. Využívá iba integrovaných obvodov nízkého a stredného stupňa integrácie, bez toho, že by bolo nutné aplikovat obvody pamaťové, alebo obvody mikroprocesorového systému.The advantage of the wiring according to the invention is that it is simpler in terms of the number and type of components used, as well as in setting and commissioning. It uses only integrated circuits of low and medium degree of integration, without the need to apply memory or microprocessor system circuits.

Je sice nutné použiť úplnú sčítačku, tá sa však bežne dodává ako rozšířitelný štandardný samostatný integrovaný obvod, a okrem toho sa vystačí s nižším počtom samostatných čítačov a riadenie činnosti celého zapojenia je jednoduchšie. Postup linearizácie rešpektuje kvadratický člen v rozvoji funkcie inverznej k závislosti rozdielovej frekvencie na meranej kapacitě do potenčného radu. Zapojenie je možné prispósobiť k zmene základných parametrov měrného obvodu iba přestavením maximálnej kapacity čítača korekcie a pomocného čítača korekcie.Although a complete adder is required, it is normally supplied as an expandable standard stand-alone integrated circuit, and in addition, fewer separate counters are needed and the operation of the entire wiring is easier. The linearization procedure respects the quadratic term in the development of the inverse function of the difference frequency dependence on the measured capacitance to the potential series. The wiring can be adapted to change the basic parameters of the measurement circuit only by adjusting the maximum capacity of the correction counter and the auxiliary correction counter.

Príkladom konkrétného vybotovenia predmetu vynálezu je zapojenie podfa definície, znázorněné na priloženom výkrese, ktorý objasňuje spojenie jednotlivých častí. Pre uskutočnenie linearizácie je použitý čítač 2 korekcie, pomocný čítač 3 korekcie a hlavný čítač 15 s možnosťou paralelného zápisu, ktorých čítacie vstupy 21, 31 a 154 sú zapojené na výstup 153 hradla 1, na prvý vstup 151, ktorého sú připojené merané pulzy a ktorého druhý vstup 152 je zapojený na výstup 121 měrného intervalu generátora 12 měrného· intervalu, pričom výstup 123 nulovacieho pulzu tohto generátora je súčasne zapojený na nulovacie vstupy 22, 32, 42 a 155 čítača 2 korekcie, pomocného čítača 3 korekcie, čítača 4 korečných cyklov a hlavného čítača 15 s možnosťou paralelného zápisu, ktorého vstup 158 povelu paralelného zápisu je spojený s výstupom 162 povelu paralelného zápisu obvodu 16 výroby povelového pulzu zápisu, pričom vstup 161 tohto obvodu je spojený s výstupom 23 indikácie naplnenia čítača 2 korekcie, a výstup 33 indikácie naplnenia pomocného čítača 3 korekcie je zapojený na citaci vstup 41 čítača 4 korečných cyklov, ktorého paralelný výstup 43 je přivedený na vstup 131 prvého sčítanca paralelnej úplnej sčítačky 13 a jej vstup 132 druhého sčítanca kontaktuje paralelný výstup 156 hlavného čítača 15 s možnosťou paralelného zápisu a výstup 133 paralelnej úplnej sčítačky 13 je vedený zároveň na vstup 157 paralelného zápisu 157 do hlavného čítača 15. s možnosťou paralelného zápisu a paralelný vstup 111 prechodovej památi 11, ktorej vstup 112 povelu paralelného zápisu je zapojený na výstup 122 povelu zápisu od generátora 12 měrného intervalu.An example of a particular embodiment of the invention is the wiring as defined in the accompanying drawing which illustrates the connection of the individual parts. To perform linearization, a correction counter 2, an auxiliary correction counter 3, and a parallel write master 15 are used, whose read inputs 21, 31 and 154 are connected to the output 153 of gate 1, to the first input 151 to which the measured pulses are connected. the second input 152 is connected to the measurement interval output 121 of the measurement interval generator 12, wherein the reset pulse output 123 of the generator is simultaneously coupled to the reset inputs 22, 32, 42 and 155 of the correction counter 2, the auxiliary correction counter 3, the correction cycle counter 4; a parallel write master 15, whose parallel write command input 158 is connected to the parallel write command output 162 of the write command pulse production circuit 16, the input 161 of this circuit is connected to the fill indicator output 23 of the correction counter 2, and the fill indicator output 33 the auxiliary correction counter 3 is connected to ci the counter input 41 of the correction cycle counter, whose parallel output 43 is connected to input 131 of the first totalizer of the parallel total adder 13 and its input 132 of the second adder contacts the parallel output 156 of the main reader 15 and the output 133 of the parallel total adder 13 to a parallel write input 157 to a parallel write master counter 15 and a parallel input 111 of the transition memory 11, the parallel write command input 112 of which is connected to the write command output 122 of the measure interval generator 12.

Pripočítanie dodatočných údajov v jednotlivých korekčných cykloch je uskutečňované paralelným sposobom pomocou paralelnej úplnej sčítačky 13. Na konci každého korekčného cyklu, čiže po každom naplnění čítača 2 korekcie, je v čítači 4 korekčných cyklov uložený v paralelnej formě údaj o potrebnom prírastku obsahu hlavného čítača 15 s možnosťou paralelného zápisu. Tento dostává pulzy pre postupné, t. j. sériové čítanie z výstupu 153 hradla 1, pričom povel pre paralelný zápis doňho. je generovaný na výstupe 182 povelu paralelného zápisu obvodu 16 výroby povelového pulzu zápisu pri každom naplnění čítača 2 korekcie cez vstup 161 obvodu 16 výroby povelového pulzu zápisu.The addition of the additional data in the individual correction cycles is performed in a parallel manner using a parallel complete summation 13. At the end of each correction cycle, ie after each correction counter 2 is filled, the data of the necessary increment of the main counter 15 s is stored in the correction counter 4. parallel write option. This receives pulses for successive, i. j. serial reading from gate output 153, with a parallel write command therein. it is generated at the output 182 of the write command circuit 16 of the write command circuit every time the correction counter 2 is filled through the input 161 of the write command circuit 16.

Paralelný výstup 156 hlavného čítača 15 s možnosťou paralelného zápisu a paralel261514Parallel output 156 of main counter 15 with parallel write capability and parallel 261514

S ný výstup 43 čítača 4 korekčných cyklov sú pořade připojené na vstup 132 druhého sčítanca a vstup 131 prvého sčítanca paralelnej úplnej sčítačky 13. Hodnota súčtu sa objaví v paralelnej formě na výstupe 133 paralelnej úplnej sčítačky 13 a vzápatí je táto přesunutá impulzom na vstupe 158 povelu paralelného^ zápisu do hlavného čítača 15 s možnosťou paralelného zápisu a súčasne cez paralelný vstup 111 prechodovej pamati 11 aj do nej. Po ukončení měrného intervalu sa aktivuje výstup 123 nulovacieho pulzu od generátore 12 měrného intervalu a cez nulovacie vstupy 22, 32 a 155 čítača 2 korekcie, pomocného' čítača 3 korekcie a hlavného čítača 15 ako aj cez nulovací vstup 42 čítača 4 korekčných cyklov sa obnovuje východzí stav zapojenia.The output 43 of the correction cycle counter 4 is connected in turn to the second adder input 132 and the first adder input 131 of the parallel total adder 13. The sum value appears in parallel form at the output 133 of the parallel total adder 13 and is immediately shifted by pulse at command input 158 parallel write to the main reader 15 with the possibility of parallel write and at the same time through the parallel input 111 of the transition memory 11 and into it. Upon completion of the measurement interval, the reset pulse output 123 of the measurement interval generator 12 is activated and is reset to the default via the reset inputs 22, 32 and 155 of the correction counter 3, the auxiliary correction counter 3 and the main counter 15 as well as via the reset input 42. connection status.

Predmet vynálezu može byť využitý jednak pri vlastnom meraní kapacit, najma malých hodnot řádové do 1 000 pF — typickou možnosťou aplikácie sú merače kapacitno-napaťových závislostí polovodičových struktúr — jednak pri používaní kapacitných čidiel (snímačov) neelektrických veličin —napr. pri meraní rozmerov a mechanických posuvov v priemyselnej automatizácii a robotizácii, kde sa vyžaduje meranie malých kapacit (uvedeného rádu), resp. kapacitných diferencií, pričom výstupná veličina v číslicovej formě sa požaduje ako lineárna funkcia meranej kapacity, resp. kapacitnej změny. Podobné použitie mcže byť aj prs statické, či dynamické snímanie tlaku.The object of the invention can be used both for the actual measurement of capacities, especially for small values of the order of up to 1000 pF - typical applications are capacitance-dependency meters of semiconductor structures - on the other hand using capacitance sensors (sensors) of non-electric quantities - eg. for measurement of dimensions and mechanical displacements in industrial automation and robotics, where the measurement of small capacities (of the given order), resp. the output quantity in digital form is required as a linear function of the measured capacity, resp. capacity changes. Similar use can be made with static or dynamic pressure sensing.

Claims

SUBJECT

Wiring for output data linearization in capacitance measurement using a parallel adder, characterized in that it comprises a correction counter (2), an auxiliary correction counter (3) and a correction cycle counter (4), the read inputs (21, 31) of these counters (2). 2, 3) are connected to the output (153) of gate (1) having a first input (151) is connected to the output of the power measurement pulse, while ¹ as a second input (152) is connected to the output (121) of the specific period of the generator (12 ) of a measuring interval whose output (123) of the reset pulse is coupled to the reset inputs (22, 32, 42) of the correction counter (2), the auxiliary correction counter (3) and the correction cycle counter (4), ) of the main counter (15) with the possibility of parallel writing and the counter input (41) of the correction cycle counter (4) is connected to the output (33) of the indication of filling of the auxiliary correction counter (3), an output (43) of the correction cycle counter (4) associated with the input (131) of the first totalizer of the parallel totalizer (13), the second adder input (132) of which is connected to the parallel output (156) of the master reader (15) wherein the parallel complete output (133) of the adder (13) is coupled simultaneously to the parallel write input (157) to the main reader (15) and to the parallel input (111) of the intermediate memory (11), wherein the input ( 158) a parallel write command to the main counter (15) with a parallel write capability is coupled to the parallel write command output (162) and at the same time the input (161) of the write command pulse production circuit (16) is coupled to the counter (23) 2) correction, at the same time output (153) of gate (1) is connected to read input (154) of main counter (15) with possibility of parallel writing and contacts simultaneously reads the target inputs (21, 31) of the correction counter (2) and the auxiliary counter (3) of the correction and input (112) of the parallel write command dp transition) the memory (11) is connected to the output (122) , at the same time the parallel output (113) of the intermediate memory (11) is connected to the output device.