CS260671B1 - Zapojení k obnovení taktu - Google Patents

Abstract

Zapojení k obnovení taktu z přicházejícího kodového signálu s časonosnou složkou v číslicových přenosových systémech. Kmitočet oscilátoru je řízen napětím z výstupu^dolní propusti, která navazuje na kmitočtově fázový komparátor. Na první vstup kmitočtové fázového kompar^toru se přivádí zpožděný sled impulsů - kodový signál. Na druhý vstup kmitočtově fázového komparátoru se přivádí taktový průběh, z něhož byly koinoidenoí v koinoidenčnínj obvodu odstraněny ty impulsy, které se v kodovém signálu nevyskytují. V ustáleném stavu je oscilátor doladěn tak, že mezi porovnávanými průběhy je nulová fázová odohýlka. Zahojení k obnovení taktu lze použít v různých přenosových Číslicových systémech v koncových zařízeních a v obsluhovaných i neobsluhovaných opakovačích.

Description

Vynález se týká zapojení k obnově taktu z přicházejícího kódového signálu s časonosnou složkou v číslicových přenosových systémech·

Jsou známa zapojení, která získávají takt pasivním způsobem z přicházejícího číslicového signálu pomocí laděného obvodu LC· Jejich nevýhodou je zejména použití indukčností, jejichž výroba je pracná· Podobně pracují známá zapojení s krystalovým rezonátorem. Obojí zapojení není vhodné při vyšších nárocích na obnovený takt u systémů s nižšími přenosovými rychlostmi, kde se používají aktivní způsoby. Aktivním způsobem se získává takt pomocí fázově synchronizovaných oscilátorů. Známá zapojení používají fázový komparátor, kde pásmo zachycení je zlomkem pásma udržení v synchrónismu. Přitom pro udržení malé odchylky v ustáleném stavu od jmenovitých 90° je v kaskádě zařazena aktivní dolní propust s operačním zesilovačem a vlastní oscilátor je zpravidla řízen krystalem. Taková zapojení jsou nákladná a náročná na spotřebu. Přitom takt musí být získán z přicházejícího kódu pomocí rezonančního obvodu. V obou případech jde o elektrickou analogii setrvačníku.

Účelem vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosahuje tím, že ks vstupní svorce je připojen zpožďovací obvod, jehož výstup je připojen na první vstup kmitočtově fázového komparátoru, na jehož druhý vstup je

260 671 připojen výstup koincidenčního obvodu, jehož první vstup je připojen na vstupní svorku a druhý vstup je připojen na výstup zdvojovače kmitočtu. Vetup zdvojovače kmitočtu je připojen na výstup oscilátoru, jehož vstup je připojen přes dolní propust na výstup kmitočtově fázového komparátoru. Výstup oscilátoru je přes násobič kmitočtu připojen na výstupní svorku.

Zapojení k obnovení taktu podle vynálezu je jednoduché a levnější než dosud známá zapojení. Rovněž jeho spotřeba je nižší. Kmitočtově fázový komparátor drží nulovou fázovou odchylku mezi porovnávanými průběhy v ustáleném stavu.

Příklad vynálezu je dále popsán pomocí výkresu, kde na obr. 1 je blokbv^schéma zapojení a na obr. 2 je graf znázorňující minimální mezivrcholový jitter při různých kmitočtech .

Na obr. 1 je k vstupní svorce A přes zpožáovací člen 1 připojen první vstup kmitočtově fázového komparátoru 2 s třístavovým výstupem. K jeho výstupu je přes dolní propust 2» která nemá svod, připojen řízený oscilátor £ s vysokým vstupním odporem. Výstup oscilátoru 4 je připojen přes násobič 2 kmitočtu k výstupní svorce B a přes zdvojovač 6 kmitočtu na první vstup koincidenčního obvodu 2· Druhý vstup koincidenčního obvodu 2 4® připojen k vstupní svorce A a výstup je připojen na druhý vstup kmitočtově fázového komparátoru 2. Kmitočet oscilátoru 4 je řízen napětím z výstupu dolní propusti 3, která navazuje na kmitočtově fázový komparátor 2. Na první vstup kmitočtově fázového komparátoru 2 se přivádí zpožděný sled impulsů - kódový signál. Na druhý vstup kmitočtově fázového komparátoru 2 se přivádí taktový průběh, z něhož však byly koincidenci v koincidenčním obvodu 2 odstraněny ty impulsy, které se v kódovém signálu oproti taktovému průběhu nevyskytují. V ustáleném stavu je oscilátor £ doladěn tak, že mezi porovnávanými průběhy je nulová fázová odchylka. Kmitočtově fázový komparátor 2 má třístavový výstup: stejnosměrné napájení, rozpojeno, uzeměno. V době, kdy se neporovnává, je v rozpojeném stavu, takže nezatěžuje dolní propust 2* Pasivní dolní propust 2 typu RC nesmí mít galvanické propojení na zem a vstup oscilátoru 4 musí mít velmi vysoký odpor řádu 10^ M , Potom kondenzátory dolní propusti 3 podrží napětí od posledního porovnávání. Jejich velikost vyplývá z požadovaných dynamických vlastností závěsu

- 3 260 671 podle obr. 2, kde na svislé ose je minimální mezivrcholový jitter Ašš při různých kmitočtech f pro vstupní signál zařízení s pulsně kódovou modulací - PCM- s přenosovou rychlostí 2048 kbit/s Obdélníkový průběh napětí o dvojnásobném kmitočtu se získá prostřednictvím střídavé vazby ve zdvojovači 6 kmitočtu, kterým může být stejnosměrně předepnutý obvod logického nebo výlučného součtu.

Pro realizaci zapojení podle vynálezu je výhodné použít integrovaný fázový závěs s RC oscilátorem v technologii CMOS s nejvyšším zaručeným kmitočtem 1,2 MHz. Proto je třeba kmitočet jeho oscilátoru zdvojit.

Zapojení k obnovení taktu podle vynálezu lze použít v různých přenosových číslicových systémech v koncových zařízeních a v obsluhovaných i neobsluhovaných opakovačích.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení k obnovení taktu z přicházejícího kódového signálu s časonosnou složkou v číslicových přenosových systémech s RC oscilátorem, vyznačené tím, že k vstupní svorce (A) je připojen zpožďovací obvod (1), jehož výstup je připojen na první vstup kmitočtově fázového komparátoru (2), na jehož druhý vstup je připojen výstup koincidenčního obvodu (5), jehož první vstup je připojen na vstupní svorku (A) a druhý vstup je připojen na výstup zdvojovače kmitočtu (6), jehož vstup je připojen na výstup oscilátoru (4), jehož vstup je připojen přes dolní propust (3) na výstup kmitočtově fázového komparátoru (2), přičemž výstup oscilátoru (4) je přes násobič kmitočtu (7) připojen na výstupní svorku (B).