CS260653B1 - Zapojení pro přímá připojení ahalogočíslicového převodníku na datovou sběrnici mikropočítače - Google Patents

Abstract

Zapojení řeší přímé připojení datových. výstupů, analogočíslicového převodníku na datovou sběrnici mikropočítače bez jinak nutných oddělovacích obvodů. Vstup analogočíslicového převodníku je přitom spojen současně s výstupem prvního hradla a s prvním vstupem druhého hradla, s jehož druhým vstupem je spojen výstup analogočíslicového převodníku, vstup druhého hradla je spojen přes obvod logického součtu, první a druhý zpoždovací obvod se druhým vstupem mikropočítače pro generování režimu přímého přístupu do jeho paměti, zatímco první vstup mikropočítače pro generování jeho čekacího stavu je připojen mezi první a druhý zpoždovací obvod. Dekodér adresy mikropočítače je spojen svým výstupem s prvním vstupem prvního hradla, jehož druhý výstup je spojen s výstupem pro čtení dat mikropočítače.

Description

Vynález řeší zapojení pro přímé připojení analogočíslicového převodníku na datovou sběrnici mikropočítače.

Analogočíslicový převodník s pomalým přechodem výstupu z aktivního stavu do stavu vysoké impedance musí být připojován na datovou sběrnici mikropočítače přes oddělovací obvody. Tím se připojení analogočíslicového.převodníku k mikroprocesoru stává složitým a nákladným. Také programová obsluha je několikanásobně složitější proti přímému zapojení analogočíslicového převodníku na datovou sběrnici mikropočítače.

Tyto nevýhody odstraňuje zapojení pro přímé připojení analogočíslicového převodníku na datovou sběrnici mikropočítače podle vynálezu. Podstata vynálezu spočívá v tom, že datová sběrnice mikropočítače je spojena s datovými výstupy analogočíslicového převodníku, jehož vstup je připojen na výstup prvního hradla a současně je spojen s prvním vstupem druhého hradla, jehož druhý vstup je spojen s výstupem signálu převod ukončen analogočíslicového převodníku. První vstup prvního hradla je přitom spojen s prvním, výstupem dekodéru adresy, jehož vstupy jsou připojeny na adresovou sběrnici mikropočítače. Výstup pro čtení dat mikropočítače je připojen na druhý vstup prvního hradla. Výstup druhého hradla je spojen se vstupem obvodu logického součtu. Výstup obvodu logického součtu je spojen se vstupem prvního zpožňovacího obvodu, jehož výstup je spojen s prvním vstupem pro generování čekacího stavu mikropočítače a současně se vstupem druhého zpoždovacího obvodu, jehož výstup je spojen s druhým vstupem mikropočítače pro generování režimu pro přímý přístup do jeho paměti.

Výhodou vynálezu je zejména zmenšení nákladů na desku plošných spojů s obvodem analogočíslicového převodníku, nebol lze vypustit oddělovací obvody typu paralelních vstupů - výstupů, a tedy i zmenšit rozměry desky plošných spojů. Programová obsluha se současně zjednoduší na jedinou instrukci čtení dat.

260 6S3

Podstata vynálezu je blíže vysvětlena na příkladu provedení s odkazem na připojený výkres, který představuje příklad zapojení pro připojení analogočíslicového převodníku na sběrnici mikropočítače.

Datová sběrnice 11 mikropočítače 1 je spojena s datovými výstupy 21 analogočíslicového převodníku 2, jehož vstup 23 je připojen na výstup 43 prvního hradla 4, a současně je spojen s prvním vstupem 53 druhého hradla jehož druhý vstup 52 je spojen s výstupem 22 signálu převod ukončen analogočíslicového převodníku 2.. Přitom první vstup 41 prvního hradla 4 je spojen s prvním výstupem 31 dekodéru J adresy, jehož vstupy 35 jsou připojeny na adresovou sběrnici 15 mikropočítače 1.. Ostatní výstupy dekodéru J adresy mohou být využity pro další neznázorněné analogočíslicové přepravníky. Výstup 12 pro čtení dat mikropočítače 1 je připojen na druhý vstup 42 prvního hradla £ a současně může být využíván pro další néznázorněné analogočíslicové převodníky. Výstup 54 druhého hradla % je spojen se vstupem 64 obvodu logického součtu 6, jehož další vstupy mohou být využity pro další néznázorněné analogočíslicové převodníky a jehož výstup 69 je spojen se vstupem 79 prvního zpožďovacího obvodu 7, jehož výstup 73 je spojen s prvním vstupem 13 pro generování čekacího stavu mikropočítače 1 a současně se vstupem 83 druhého zpožSovacího obvodu 8, jehož výstup 84 je spojen s druhým vstupem 14 mikropočítače 1_ pro generování režimu přímého přístupu do jeho paměti.

K přímému připojení analogočíslicového převodníku 2 na datovou sběrnici 11 mikropočítače 1 je třeba generovat současně čekací stav i režim přímého přístupu do jeho paměti v okamžiku Čtení dat, který je současně žádostí o převod, t.j. na začátku převodu analogočíslicového převodníku 2,. Mikropočítač 1. na svém výstupu 12 pro čtení .dat vydá řídící signál čtení dat, který po hradlování signálem z dekodéru adres J na prvním hradle 4, je přiveden na vstup 23 analogočíslicového převodníku jako žádost o převod. Současně se změní stav výstupu 22 pro

- 3 280 853 signál převod ukončen analogočíslicového převodníku 2, který po hradlování žádostí o převod na druhém hradle £ je prakticky bez zpoždění přiveden přes obvod logického součtu 6 a první zpožSovací obvod 2 ^na první vstup 13 mikropočítače 1, kde generuje jeho čekací stav, a dále přes druhý zpožSovací obvod 8 na druhý vstup 14 mikropočítače 1.» kde generuje stav režimu pro přímý přistup do paměti mikropočítače

1. Po ukončení převodu se opět změní stav výstupu 22 pro signál převod ukončen analogočíslicového převodníku 2. a první zpožSovací obvod 2 zpozdí ukončení čekacího stavu mikropočítače 1 na dobu potřebnou k přechodu datových výstupů 21 analogočíslicového převodníku 2 do aktivního stavu. Následuje dokončení instrukce čtení dat, ale mikropočítač 2 zůstává stále v režimu pro přímý přístup do paměti, jelikož druhý zpožSovací obvod 8 zpozdí ukončení tohoto režimu na dobu potřebnou k přechodu datových výstupů 21 analogočíslicového převodníku 2 do stavu vysoké impedance, kterážto doba je vzhledem k rychlosti mikropočítače 2 relativně dlouhá. Tak je zabráněno chybnému čtení další instrukce z paměti mikropočítače. Oba zpožďovací obvody 2>θ zpožSují pouze jednu hranu signálu a to tu, která charakterizuje ukončení převodu analogočíslicového převodníku 2.

Claims (1)

1. Zapojení pro přímé připojení analogočíslicového převodníku na datovou sběrnici mikropočítače, vyznačené tím, že datová sběrnice (11) mikropočítače (1) je spojena s datovými výstupy (21) analogočíslicového převodníku (2), jehož vstup (23) je připojen na výstup (43) prvního hradla (4) a současně je spojen s prvním vstupem (53) druhého hradla (5), jehož druhý vstup (52) je spojen s výstupem (22), pro signál převod ukončen analogočíslicového převodníku (2), přičemž první vstup (41) prvního hradla (4) je spojen s prvním výstupem (31) dekodéru (3) adresy, jehož vstupy (35) jsou připojeny na adresovou sběrnici (15) mikropočítače (1), zatímco výstup (12) pro čtení dat mikropočítače (1) je připojen na druhý vstup (42) prvního hradla (4) a výstup (54) druhého hradla je spojen se vstupem (64) obvodu logického součtu (6), jehož výstup (69) je spojen se vstupem (79) prvního zpožčovacího obvodu (7), jehož výstup (73) je spojen s prvním vstupem (13) pro generování čekacího stavu mikropočítače (1) a současně se vstupem (83) druhého zpožďovacího obvodu (8), jehož výstup (84) je spojen se druhým vstupem (14) mikropočítače (1) pro generování režimu přímého přístupu do jeho paměti.