CS259838B1

CS259838B1 - Analog four-quadrant multiplier-divider with controlled resistors

Info

Publication number: CS259838B1
Application number: CS868084A
Authority: CS
Inventors: Premek Neumann
Original assignee: Premek Neumann
Priority date: 1986-11-10
Filing date: 1986-11-10
Publication date: 1988-11-15
Also published as: CS808486A1

Abstract

Zapojení umožňuje současně násobit dvě vstupní veličiny libovolné polarity a součin dělit třetí veličinou jedné polarity. Násobiči vstup je spojen přes první dělič s neinvertujícím vstupem prvního operačního zesilovače a přes vstupní odpor s jeho invertujícím vstupem. Výstup prvního OZ je přes zpětnovazební odpor spojen s jeho invertujícím vstupem. Mezi invertující vstup prvního OZ a zem je zapojen hlavní řízený lineární odpor. Dělicí vstup je přes druhý dělič spojen s neinvertujícím, resp. invertujícím vstupem druhého OZ, přes dělicí odpor s jeho invertujícím, resp. neinvertujícím vstupem. Mezi Invertující, resp. nelnvertující vstup druhého OZ a zem je zapojen pomocný řízený lineární odpor. Výstup druhého OZ je připojen k řídicím vstupům řízených lineárních odporů. K inevrtujícímu, resp. neinvertujícímu vstupu druhého OZ je přes násobící odpor připojen třetí násobící vstup. Řídicí vstupy řízených lineárních odporů jsou ovládány řídicími děliči, zapojenými na výstupu druhého OZ. Čtyřkvadrantovou analogovou násobičku-děličku lze řešit formou modulů z diskrétních součástí nebo jako hybridně integrované.The wiring allows simultaneously to multiply two input variables of any polarity and product divide by a third quantity of one polarity. Multipliers the input is connected via the first non-inverting divider input of the first operational amplifier and over the input resistance with its inverting entry. The output of the first OZ is over feedback resistance associated with its inverting entry. Between the first inverting input OZ and ground is engaged main controlled linear resistance. The divider is through the second divider associated with non-inverting, respectively. inverting through the entry of the second OZ, through the split resistance with his inverting, respectively. non-inverting entry. Between Inverting, respectively. nelnvertující input of the second OZ and ground is auxiliary controlled linear resistance. The output of the other The OZ is connected to the control inputs controlled linear resistances. To the inevitable, respectively. noninverting the entry of the second OZ is over multiplying resistor connected to third multiply input. Control inputs of controlled linear resistors are controlled by control dividers connected to output of the second OZ. Four quadrant analog multiplier-divider can be addressed in form modules from discrete components or as hybrid integrated.

Description

Vynález se týká zapojení čtyřkvadrantové analogové násobičky-děličky, která umožňuje současně násobit dvě vstupní veličiny libovolné polarity ve všech čtyřech kvadrantech a součin obou veličin dělit třetí veličinou jedné polarity.The invention relates to the connection of a four-quadrant analog multiplier-divider, which allows simultaneous multiplication of two input quantities of any polarity in all four quadrants and the product of both quantities divided by a third quantity of one polarity.

Elektronické analogové násobičky jsou realizovány podle jednoho ze tří známých principů; se zesilovacími prvky s řízenou strmostí, s řízenými odpory a s logaritmátory. Analogové násobičky první skupiny jsou realizovány především jako monolitické integrované obvody, mohou být poměrně rychlé a umožňují buď násobení ve čtyřech kvadrantech, nebo dělení ve dvou kvadrantech. Současně dělit i násobit lze jen u ojedinělých konstrukcí, a to ve značně omezeném dynamickém rozsahu. Vybočení z úzce vymezeného rozsahu vede ke zhoršení přesnosti, případně ke zcela chybnému výsledku. Analogové násobičky s řízenými odpory sice umožňují současně násobit i dělit, avšak obě operace mohou probíhat jen ve dvou kvadrantech. Násobičky s logarltmátory umožňují současně násobit i dělit libovolný počet vstupních veličin, vyžadují všek stejnou polaritu všech vstupních veličin, protože pracují jen v jednom kvadrantu. Realizace těchto násobiček vyžaduje nejméně jednu čtveřici shodných křemíkových bipolárních tranzistorů s nepatrnými zbytkovými proudy a mimořádnou péči při vyvažování chyb čtyř operačních zesilovačů a při omezování teplotní závislosti vybraného zapojení.Electronic analog multipliers are implemented according to one of three known principles; with slope-controlled amplifiers, resistor-controlled amplifiers, and logarithms. Analog multipliers of the first group are realized mainly as monolithic integrated circuits, they can be relatively fast and allow either multiplication in four quadrants or division in two quadrants. At the same time, it is possible to divide and multiply only in the case of isolated constructions, in a very limited dynamic range. A deviation from a narrowly defined range leads to a deterioration in accuracy or to a completely erroneous result. Analog multipliers with controlled resistors allow simultaneous multiplication and division, but both operations can only take place in two quadrants. Multipliers with logarltmátory allow to multiply and divide any number of input quantities at the same time, they all require the same polarity of all input quantities because they work in only one quadrant. The realization of these multipliers requires at least one quadruple identical silicon bipolar transistor with low residual currents and extra care in balancing the errors of the four operational amplifiers and limiting the temperature dependence of the selected circuit.

Z literatury jsou známé dva způsoby rozšíření počtu kvadrantů při násobení. První z nich využívá zesilovače absolutní hodnoty, který se předřadí před ten vstup, jehož činnost je potřeba rozšířit pro obě polarity sinnálu. Jedním zesilovačem absolutní hodnoty lze rozšířit jednokvadrantovou násobičku na dvoukvadrantovou nebo dvoukvadrantovou na čtyřkvadrantovou. Dva zesilovače absolutní hodnoty rozšíří činnost jednokvadrantové násobičky na čtyřkvadrantovou. Aby výstupní napětí násobičky mělo správnou polaritu, je nutné zjistit polarity všech vstupů a speciálním obvodem polaritu výstupu upravit. Takovéto úpravy jsou zpravidla příliš nákladné, protože každý zesilovač absolutní hodnoty se realizuje složitou nelineární operační sítí se dvěma operačními zesilovači.Two ways of multiplying the number of quadrants are known from the literature. The first one uses absolute value amplifiers, which are placed before the input whose operation needs to be extended for both polarities of the sinnal. With one absolute value amplifier, a single quadrant multiplier can be extended to a two quadrant or a two quadrant to a four quadrant. Two absolute value amplifiers extend the operation of a one-quadrant multiplier to four-quadrant. In order for the output voltage of the multiplier to have the correct polarity, it is necessary to determine the polarities of all inputs and adjust the output polarity with a special circuit. Such adjustments are generally too costly because each absolute value amplifier is realized by a complex non-linear operational network with two operational amplifiers.

Druhý způsob úprav je méně nákladný. Při něm se k jednomu vstupnímu signálu superponuje stejnosměrná složka, kterou je však nutné na výstupu kompenzovat lineárním přenosovým obvodem, zařazeným mezi druhý násobící vstup a výstup. Uvedená úprava vede k omezení dynamického rozsahu vstupních veličin a k výraznému zhoršení přesnosti a stálosti výstupních veličin. Hlavní příčinou zhoršení je to, že superpoziční obvod se značně liší od obvodu kompenzačního, protože superponované napětí je nutné kompenzovat přenosem.The latter is less expensive. In this case, a DC component is superimposed on one input signal, which, however, must be compensated at the output by a linear transmission circuit included between the second multiplication input and output. This adjustment leads to a limitation of the dynamic range of the input quantities and a significant deterioration in the accuracy and stability of the output quantities. The main cause of deterioration is that the superposition circuit differs considerably from the compensation circuit because the superimposed voltage has to be compensated by transmission.

Výše uvedené nedostatky jsou z velké části odstraněny zapojením čtyřkvadrantové analogové násobičky-děličky s řízenými lineárními odpory, podle vynálezu. Zapojení sestává z prvního děliče, který spojuje první vstup s neinvertujícím vstupem prvního operačního zesilovače. Vstup je zároveň přes vstupní odpor spojen s invertujícím vstupem prvního operačního zesilovače, jehož výstup je zároveň výstupem zařízení, zde násobičky a je spojen přes zpětnovazební odpor s invertujícím vstupem tohoto prvního operačního zesilovače. Druhý vstup je přes druhý dělič spojen s neinvertujícím, resp. invertujícím vstupem druhého operačního zesilovače a přes odpor s jeho invertujícím, resp. neinvertujícím vstupem. Mezi invertující vstup prvního operačního zesilovače a zem je zapojen hlavní řízený odpor a mezi invertující, resp, neinvertující vstup druhého operačního zesilovače a zem je zapojen pomocný řízený odpor. Výstup druhého operačního zesilovače je současně spojen s řídicím vstupem hlavního a pomocného řízeného odporu. Podstatou vynálezu je, že hlavní a pomocný řízený odpor jsou 11neární a k invertujícímu, resp. neinvertujícímu vstupu druhého operačního zesilovače je přes násobiči odpor připojen třetí vstup. Mezi výstup druhého operačního zesilovače a invertující vstup prvního operačního zesilovače lze připojit první řídicí dělič, jehož výstup je připojen k řídicímu vstupu hlavního řízeného odporu a současně lze mezi výstup druhého operačního zesilovače a jeho invertující, resp. neinvertující vstup připojit druhý řídicí dělič, jehož výstup je připojen k řídicímu vstupu pomocného řízeného odporu.The above drawbacks are largely eliminated by the wiring of a four-quadrant analog multiplier-divider with controlled linear resistors, according to the invention. The circuit consists of a first divider that connects the first input to the non-inverting input of the first opamp. The input is also connected via an input resistor to the inverting input of the first operational amplifier, whose output is also the output of the device, here a multiplier, and is connected via a feedback resistor to the inverting input of the first operational amplifier. The second input is connected to the non-inverting, resp. through the inverting input of the second opamp and through the resistor with its inverting, respectively. non-inverting input. A main controlled resistor is connected between the inverting input of the first operational amplifier and ground, and an auxiliary controlled resistor is connected between the inverting or non-inverting input of the second operational amplifier and ground. The output of the second operational amplifier is simultaneously coupled to the control input of the main and auxiliary controlled resistors. It is an object of the invention that the main and auxiliary controlled resistors are non-polar and inverting, respectively. the non-inverting input of the second opamp is connected via a multiplier resistor to the third input. A first control divider can be connected between the output of the second operational amplifier and the inverting input of the first operational amplifier, the output of which is connected to the control input of the main controlled resistor, and at the same time. a non-inverting input to connect a second control divider whose output is connected to the control input of the auxiliary controlled resistor.

Pokrok zapojení podle vynálezu spočívá v tom, že k zabezpečení plné funkce čtyřkvadrantového násobení současně s dělením vystačí dvojice shodných řízených lineárních odporů se dvěma operačními zesilovači a dvěma shodnými lineárními odporovými sítěmi. Výhodou je i spojení obou řízených lineárních odporů se zemí a možnost jejich řízení přes řídicí děliče, které umožňují podstatně zlepšit linearitu řízených lineárních odporů, zvláště pak jsou-li řízené lineární odpory realizovány tranzistory řízenými elektrickým polem. Shodné provedení hlavní i pomocné operační sítě zlepší časovou 1 teplotní stálost funkce násobičky.The wiring progress of the invention is that a pair of identical controlled linear resistors with two operational amplifiers and two identical linear resistive networks is sufficient to ensure the full function of four-quadrant multiplication simultaneously with the division. The advantage is also the connection of both controlled linear resistors to ground and the possibility of their control via control dividers, which allow to significantly improve the linearity of the controlled linear resistors, especially if the controlled linear resistors are realized by transistors controlled by electric field. The same design of the main and auxiliary operating networks will improve the time stability of the multiplier function.

Na připojeném výkrese je schematicky znázorněn příklad zapojení analogové, násobičky-děličky podle vynálezu.The attached drawing shows schematically an example of an analog multiplier-divider circuit according to the invention.

První vstup 1 čtyřkvadrantové analogové násobícím vstupem, je spojen přes první dělič 2 s neinvertujícím vstupem prvního operačního zesilovače 3, který je násobící a přes vstupní odpor 4 je spojen s invertujícím vstupem tohoto prvního operačního zesilovače 3. Výstup 5 prvního operačního zesilovače 3 je zároveň výstupem čtyřkvadrantové analogové násobičky-děličky a ie přes zpětnovazební odpor 6 spojen s inver259838 tujícím vstupem prvního .operačního zesilovače 3. Mezi invertující vstup prvního operačního zesilovače 3 a zem je zapojen hlavní řízený odpor 7, který je lineární. Druhý vstup 11, který je dělicím vstupem, je přes druhý dělič 12 spojen s neinvertujícím, respektive invertujícím vstupem druhého operačního zesilovače 13, který je zde řídicím operačním zesilovačem a přes dělicí odpor 14 je spojen s invertujícím, resp. neinvertujícím vstupem druhého operačního zesilovače 13. Mezi invertující, resp. neinvertující vstup druhého operačního zesilovače 13 a zem je zapojen pomocný řízený odpor 17, který je lineární. Výstup druhého operačního zesilovače 13 je připojen současně na řídicí vstup hlavního a pomocného řízeného odporu 7, 17. K invertujícím u, resp. neinvertujícímu vstupu druhého operačního zesilovače 13 je přes násobiči odpor 15 připojen třetí vstup 16, který je prvním násobícím vstupem. Čárkovaně je na výkrese vyznačeno připojení prvního a druhého řídicího děliče 8, 18. První řídicí dělič 8 je připojen mezi výstup druhého operačního zesilovače 13 a invertující vstup prvního operačního zesilovače 3. Výstup prvního řídicího děliče 8 je připojen k řídicímu vstupu lineárního hlavního řízeného odporu 7. Druhý řídicí dělič 18 je zapojen mezi výstup druhého operačního zesilovače 13 a jeho invertující, resp. neinvertující vstup. Výstup druhého řídicího děliče 18 je připojen k řídicímu vstupu lineárního pomocného řízeného odporu 17. Správná volba polarity vstupu řídicího prvního operačního zesilovače 13 záleží na polaritě napětí druhého, dělicího vstupu 11 a na charakteru řízení pomocného řízeného odporu 17. Je-li na druhém, dělicím vstupu 11, tedy na dělicím vstupu, napětí kladné a kladnou změnou řídicího napětí se pomocný řízený odpor 17, který je lineární, zmenšuje, například u FETů s n-kanálem, je nutné druhý dělič 12 připojit k neinvertujícímu vstupu druhého, tedy řídicího, operačního zesilovače 13. Při změně polarity napětí na druhém vstupu 11 nebo při změně charakteru řízení, kdy se kladnou změnou řídicího napětí odpor zvětšuje, například u FETů s p-kanálem, by bylo třeba polaritu vstupů druhého operačního zesilovače 13 obrátit. Při použití tranzistorů JFE je výhodnější používat původně uvedenou kombinaci, to je při kladné polaritě napětí na druhém vstupu 11 použít JFE tranzistorů s n-kanálem nebo při záporné polaritě napětí na druhém vstupu 11 pak JFE tranzistorů s p-kanálem.The first input 1 of the four-quadrant analog multiplier input is connected via the first divider 2 to the non-inverting input of the first operational amplifier 3, which is multiplying and via the input resistor 4 is connected to the inverting input of this first operational amplifier 3. four-quadrant analog multipliers-splitters, ie via a feedback resistor 6 connected to the inverting input of the first operational amplifier 3. Between the inverting input of the first operational amplifier 3 and the ground is a main controlled resistor 7, which is linear. The second input 11, which is the divider input, is connected via the second divider 12 to the non-inverting or inverting input of the second operational amplifier 13, which is here the control operational amplifier, and is connected to the inverting resp. the non-inverting input of the second opamp 13. the non-inverting input of the second operational amplifier 13 and the ground is connected to an auxiliary controlled resistor 17 which is linear. The output of the second operational amplifier 13 is connected simultaneously to the control input of the main and auxiliary controlled resistors 7, 17. the non-inverting input of the second operational amplifier 13 is connected via a multiplier resistor 15 to the third input 16, which is the first multiplier input. Dotted lines in the drawing indicate the connection of the first and second control divider 8, 18. The first control divider 8 is connected between the output of the second operational amplifier 13 and the inverting input of the first operational amplifier 3. The output of the first control divider 8 is connected to the control input of the linear main controlled resistor 7 The second control divider 18 is connected between the output of the second operational amplifier 13 and its inverting and / or inverting means. noninverting input. The output of the second control divider 18 is connected to the control input of the linear auxiliary resistor 17. The correct selection of the input polarity of the control first operational amplifier 13 depends on the polarity of the voltage of the second splitter input 11 and the nature of the control of the auxiliary controlled resistor 17. In the input 11, ie at the divider input, the positive and positive control voltage changes, the auxiliary controlled resistor 17 is linear, decreasing, for example with FETs with n-channel, the second divider 12 has to be connected to the non-inverting input of the second control. If the polarity of the voltage at the second input 11 is changed or the control character changes when the resistance increases by a positive change of the control voltage, for example in the case of p-channel FETs, the polarity of the inputs of the second operational amplifier 13 would need to be reversed. When using JFE transistors, it is preferable to use the combination initially, that is to say, with positive polarity of voltage at second input 11, to use n-channel JFE transistors or negative polarity of voltage at second input 11, to JFE transistors with p-channel.

Pro dlouhodobou stálost funkce analogové násobičky-děličky je účelné vytvořit elektricky shodné dvojice:For the long-term stability of the function of an analog multiplier-divider, it is useful to create electrically identical pairs:

první dělič 2 — druhý dělič 12, první operační zesilovač 3 —· druhý operační zesilovač 13, vstupní odpor 4 — dělicí odpor 14, násobící odpor 15 — zpětnovazební odpor 6, hlavní řízený odpor 7 — pomocný řízený odpor 17, oba lineární.first divider 2 - second divider 12, first opamp 3 - second opamp 13, input resistor 4 - divider resistor 14, multiplier resistor 15 - feedback resistor 6, main controlled resistor 7 - auxiliary resistor 17, both linear.

Čtyřkvadrantová analogová násobička-dělička s řízenými lineárními odpory v zapojení podle vynálezu je složitým zpětnovazebním systémem. Sestává ze dvou téměř shodných nelineárních operačních sítí — hlavní a pomocné. Každá operační síť působí vlivem velkého zesílení a prvního a druhého operačního zesilovače 3, 13 tak, aby se mezi jejich vstupními svorkami udrželo téměř nulové napětí, Čtyřkvadrantové násobení v podstatě zabezpečuje již hlavní operační síť samotnou funkcí lineárního hlavního řízeného odporu 7. Napětí na výstupu 5 násobičky je úměrné napětí na prvním vstupu 1, který je druhým násobícím vstupem a stejnosměrně posunutém napětí na řídicím vstupu lineárního hlavního řízeného odporu 7. Závislost napětí výstupu 5 násobičky na napětí na řídicím vstupu lineárního hlavního řízeného odporu 7 je však nelineární. K linearizaci této závislosti slouží pomocná operační síť, vybavená dvěma vstupy — druhým vstupem 11, který je dělicí, a třetím vstupem 16, který je násobící. K druhému vstupu 11 je nutné připojovat konečné napětí jedné polarity — v žádném případě nelze dělit nulou. Je-li navržený obvod použit jen jako násobička, připojí se k druhému vstupu 11 konstantní stejnosměrné napětí, násobičky. Za těchto okolností lze ke třetímu vstupu 16 připojit libovolné napětí u_yv mezích hodnot daných uvedeným vztahem. Při u_y = 0 se působením záporné zpětné vazby v pomocné operační síti vytvoří na výstupu druhého operačního zesilovače 13 takové napětí, aby nastavilo hodnotu hlavního řízeného odporu 7 tak, že napětí na výstupu 5 násobičky bude nulové pro libovolnou hodnotu napětí u_x na prvním vstupu 1, který je též násobiči. Je-li například násobička způsobilá k provozu se záporným napětím, na druhém vstupu 11, tedy na dělicím, pak zvětšování kladného napětí na třetím vstupu 16, tedy na násobícím, vede k zvětšování hodnoty napětí na výstupu 5 násobičky, přičemž jeho polaritu určuje polarita napětí na prvním, násobícím vstupu 1. Změní-li se polarita napětí třetího vstupu 16, obrátí se polarita napětí výstupu 5 násobičky.The four-quadrant analog multiplier-divider with controlled linear resistors in the circuit according to the invention is a complex feedback system. It consists of two nearly identical non-linear operational networks - the main and the auxiliary. Each operating network acts due to the high amplification and the first and second operational amplifiers 3, 13 to maintain almost zero voltage between their input terminals. Four-quadrant multiplication basically provides the main operating network with the function of the linear main controlled resistor 7. The multiplier is proportional to the voltage at the first input 1, which is the second multiplier input and the DC shifted voltage at the control input of the linear main resistor 7. However, the voltage dependence of the output 5 of the multiplier on the voltage at the control input of the linear main resistor 7 is nonlinear. A linear operating network is provided to linearize this dependency, provided with two inputs - a second input 11 which is a divider and a third input 16 which is a multiplier. It is necessary to connect the final voltage of one polarity to the second input 11 - in any case it cannot be divided by zero. If the designed circuit is used only as a multiplier, a constant DC voltage, a multiplier, is connected to the second input 11. Under these circumstances, any voltage at _y can be connected to the third input 16 within the limits given by the above formula. When at _y = 0 by the action of negative feedback in the auxiliary operational network formed at the output of the second operational amplifier 13 of a voltage to adjust a value of the main controlled resistor 7 so that the voltage at output 5, the multiplier will be zero for any value of the voltage at _x to a first input 1, which is also multipliers. For example, if the multiplier is capable of operating at a negative voltage, at the second input 11, at the divider, then increasing the positive voltage at the third input 16 at the multiplier leads to an increase in the voltage at the 5-fold output. If the voltage polarity of the third input 16 is changed, the voltage polarity of the output multiplier is reversed.

Správná funkce násobičky závisí na přesném vyvážení dvojic součástí a na vyrovnání napěťového ofsetu, případně kompenzaci vstupních proudů použitých operačních zesilovačů. Je výhodné použít operační zesilovače s FETovým vstupem pro jejich velmi malý vstupní proud. Pak stačí vyrovnat napěťový ofset prvního operačního zesilovače 3 při nulovém napětí u_x na prvním vstupu 1 a napěťový ofset druhého operačního zesilovače 13 při nenulovém u_x a u_z a nulovém napětí u_y na třetím vstupu 16.The correct function of the multiplier depends on the exact balancing of the component pairs and on the offset of the voltage offset, eventually compensation of the input currents of the used operational amplifiers. It is preferred to use FET input amplifiers for their very low input current. Then it is sufficient to equalize the voltage offset of the first operational amplifier 3 at zero voltage at _x at the first input 1 and the voltage offset of the second operational amplifier 13 at non-zero at _x and _z and the zero voltage at _y at the third input 16.

První a druhý dělič 2, 12 umožňují připo259838 jení napětí obojí polarity a tím zvyšují počet kvadrantů analogové násobičky-děllčky ze dvou na čtyři.The first and second splitters 2, 12 allow the voltage to be applied to both polarities and thereby increase the number of quadrants of the analog multiplier-splitter from two to four.

Linearitu hlavního a pomocného řízené-Linearity of main and auxiliary controlled-

Claims

Four-quadrant analog resistive divider with controlled resistors, where the first input is connected through the first divider to the non-inverting input of the first operational amplifier and through the input resistor with the inverting input of the first operational amplifier. the second input is connected to the non-inverting, resp. inverting input of the second opamp and through the resistor with inverting, respectively. the non-inverting input of this second opamp, between the inverting input of the first opamp and the ground, is connected to the main controlled resistor, between inverting, respectively. the non-inverting input of the second opamp and the ground is connected to the auxiliary controlled resistor and its resistance 7, 17 can be substantially improved by incorporating the first and second control dividers 8 and 18.

The output of this second operational amplifier is simultaneously coupled to the control input of the main and auxiliary controlled resistors, characterized in that the main controlled resistor (7) and the auxiliary controlled resistor (17) are linear and inverting, respectively. a non-inverting input of the second operational amplifier (13) is connected via a multiplier resistor (15) to a third input (16), wherein a first control divider (8) is connected between the output of the second operational amplifier (13) and the inverting input of the first operational amplifier the output is connected to the control input of the main controlled resistor (7j) and at the same time between the output of the second operational amplifier (13) and its inverting or non-inverting input is connected a second control divider (18) whose output is connected to the control input of the auxiliary controlled resistor (17). ).