CS259489B1 - Connection for expansion of microcomputer operating memory based on 8-bit microprocessor - Google Patents
Connection for expansion of microcomputer operating memory based on 8-bit microprocessor Download PDFInfo
- Publication number
- CS259489B1 CS259489B1 CS865086A CS508686A CS259489B1 CS 259489 B1 CS259489 B1 CS 259489B1 CS 865086 A CS865086 A CS 865086A CS 508686 A CS508686 A CS 508686A CS 259489 B1 CS259489 B1 CS 259489B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- microcomputer
- memory
- data
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Zapojení se týká oboru operační paměti mikropočítačů především postavených na bázi osmibitového mikroprocesoru a řeší problém zápisu dat a jejich přímé dostupnosti v rozšířené paměti. Základní zapojení rozšířené o registr segmentu programu může pracovat i s programem přesahujícím základní rozsah paměti a po dalším doplnění zapojení sklípkovou pamětí segmentu programu je možno v plném rozsahu využít funkci přerušovacího systému mikropočítače v rozšířené paměti a vyvolávání podprogramů mezi pamětovými segmenty bez podstatného snížení operační rychlosti mikropočítače. Podstata spočívá v realizaci vzájemného propojení jednotlivých funkčních celků, to je sekvenčního automatu, registru segmentu dat, dočasného registru, registru segmentu sklípkové paměti, registru segmentu programu, sklípkové paměti segmentu programu adresového multiplexeru, vstupní brány a součinového obvodu tak, že plní požadovaný úkol s vyšším účinkem než dosud známá zapojení. Řešení je možno použít zejména pro rozšíření paměti mikropočítačů postavených na bázi osmibitového mikroprocesoru typu 8 080, i když není vyloučeno.jeho použití také pro jiné typy mikroprocesorů.The connection concerns the field of the operating memory of microcomputers, primarily based on an eight-bit microprocessor, and solves the problem of writing data and their direct availability in the extended memory. The basic connection extended by the program segment register can also work with a program exceeding the basic memory range, and after further supplementing the connection with the program segment cache memory, it is possible to fully utilize the function of the microcomputer's interrupt system in the extended memory and to call subprograms between memory segments without significantly reducing the operating speed of the microcomputer. The essence lies in the implementation of the mutual interconnection of individual functional units, namely the sequential automaton, the data segment register, the temporary register, the cache memory segment register, the program segment register, the address multiplexer's program segment cache memory, the input gate and the product circuit, so that they fulfill the required task with a higher efficiency than the previously known connections. The solution can be used in particular for expanding the memory of microcomputers based on the eight-bit microprocessor type 8080, although its use for other types of microprocessors is not excluded.
Description
Vynález ee týká zapojeni pro rozšíření operační paměti mikropočítače postaveného na bázi osmibitového mikroprocesoru.The invention relates to a circuit for extending the memory of a microcomputer based on an 8-bit microprocessor.
V praxi se často požaduje rozšířeni stávajíc! operační paměti mikropočítače, neboť je to výhodné zejména když pak lze použit stávajícího programového vybaveni mikropočítače s vyšším účinkem. U mikropočítače s osmibitovým mikroprocesorem např. typu 8 080 není možnost vnějšího napojeni na jeho vnitřní dekodér instrukcí a proto dosud známé způsoby zapojeni pro rozšířeni paměti využívají pro vytvořeni vlče než 16bltové fyzické adresy paměti přídavný vnější adresový registr, jehož výstup je dán do logického nebo aritmetického součtu s 16bitovou adresou mikroprocesoru. Tento součet pak vytváří fyzickou adresu rozšířené paměti. Nevýhodou této metody jsou dále uvedená omezeni v oblasti programového vybaveni.In practice, expansion is often required at present! of the microcomputer operating memory, since this is advantageous in particular when existing higher-performance microcomputer software can be used. In a microcomputer with an 8-bit microprocessor, for example type 8080, there is no possibility of external connection to its internal decoder, and hitherto known methods for memory expansion use an additional external address register to produce wolf than the 16-bit physical memory address. of the 16-bit microprocessor address. This sum then creates the physical address of the extended memory. The disadvantage of this method is the following limitations in the field of software.
Přídavný adresový registr je dostupný instrukcemi pro vstup a výstup dat. Rozšířená pamět je tak rozdělena na segmenty, přičemž volbu segmentu, to znamená přepínáni paměťového bloku nebo takzvané stínováni paměťových bloků je třeba provést vyhrazenou instrukcí pro výstup, což komppllkuje a prodlužuje programové cykly uzavírané mezi segmenty a intenzivní přenos dat mezi segmenty. Další nevýhodou je, že není možná přímá kompatibilita mezi programy vypracovanými pro nerozšířenou a rozšířenou paměť. Oprava stávajícího programu pro rozšířenou paměť není jednoduchou záležitosti, zvláště pokud je třeba provádět časté přenosy dat mezi segmenty nebo programové skoky, protože je při tom zpravidla třeba vzít v úvahu i logickou strukturu programu.An additional address register is available by the data input and output instructions. The expanded memory is thus divided into segments, with the choice of segment, i.e. memory block switching or so-called memory block shading, to be performed by a dedicated output instruction, which complicates and extends program cycles between segments and intensive data transfer between segments. Another disadvantage is that direct compatibility between programs developed for non-extended and extended memory is not possible. Repairing an existing expanded memory program is not a simple matter, especially when frequent data transfers between segments or program jumps are needed, as the logical structure of the program is usually taken into account.
Výše uvedené nedostatky odstraňuje zapojeni pro rozšířeni operační paměti mikropočítače podle vynálezu.The above drawbacks overcome the circuitry for extending the memory of the microcomputer according to the invention.
Podstatou vynálezu je, že osmibitový datový vstup, který je současně prvým vstupem sekvenčního automatu, je propojen s datovou sběrnici mikropočítače, po které sekvenční automat vždy v čase prvého cyklu instrukce přebírá operační kód instrukce. Druhý vstup sekvenčního automatu je propojen s výstupem mikropočítače pro řízeni přenosu vektorů přerušeni. Třetí vstup sekvenčního automatu je propojen s výstupem mikropočítače pro indikaci prvého cyklu instrukce a čtvrtý vstup sekvenčního automatu je propojen s výstupem mikropočítače pro synchronizaci přenosu bytu pc datové sběrnici mikropočítače.It is an object of the invention that the eight-bit data input, which is also the first input of the sequential controller, is connected to the microcomputer data bus, after which the sequential controller automatically takes over the instruction operation code at the time of the first instruction cycle. The second input of the sequencing automat is connected to the output of the microcomputer to control the transfer of the interrupt vectors. The third sequential controller input is coupled to the microcomputer output to indicate the first cycle of the instruction, and the fourth sequential controller input is coupled to the microcomputer output to synchronize the byte transfer to the microcomputer data bus.
Pátý vstup sekvenčního automatu je propojen s výstupem generujícího signál počátečního ftastavenl elektronických obvodů mikropočítače. Výstup čtecího signálu sekvenčního automatu je propojen s řídicím vstupem vstupní brány, jejíž výstup je připojen na datovou sběrnici mikropočítače, na niž je také připojen datový vstup registru segmentu dat, zatímco jeho hodinový vstup je propojen s výstupem druhého zápisového signálu sekvenčního automatu. Výstup registru segmentu dat je připojen jednak na druhý vstup adresového multiplexeru a současně na druhý datový vstup vstupní brány, přičemž výstup kódu paměťového segmentu sekvenčního automatu je propojen s datovým vstupem dočasného registru, do něhož se zapíše kód paměťového segmentu pro probíhající instrukci a jehož přímý datový výstup je propojen s třetím vstupem adresového multiplexeru. Výstup třetího zápisového signálu sekvenčního automatu je propojen s hodinovým vstupem dočasného registru a dvoubitový řidiči výstup sekvenčního automatu je propojen s dvoubitovým řídicím vstupem adresového multiplexeru. Čtvrtý vstup adresového multiplexeru je spojen s datovým výstupem registru segmentu skllpkové paměti mikropočítače, zatímco jeho výstup je připojen k neznázorněné adresové sběrnici mikropočítače. Blokovací výstup sekvenčního automatu je připojen na druhý vstup součinového obvodu, aby blokoval přerušeni programu mikroprocesoru v případě prodlouženi kterékoliv instrukce o jeden byte, protože prvý vstup součinového obvodu je propojen s přerušovacím výstupem řadiče přerušeni mikropočítače, a výstup součinového obvodu je připojen přímo na přerušovací vstup mikroprocesoru mikropočítače.The fifth input of the sequential controller is connected to the output generating the initial ftastavenl signal of the electronic circuitry of the microcomputer. The output of the sequential reader signal is coupled to the control input of the gateway, the output of which is connected to the microcomputer data bus, to which the data segment register data input is also connected, while its clock input is connected to the output of the second sequential automaton write signal. The data segment register output is connected to both the second address of the address multiplexer and the second data input of the gateway, the output of the memory segment code of the sequential automaton being connected to the data input of the temporary register into which the memory segment code for the instruction is written. the output is coupled to the third address of the address multiplexer. The output of the third sequential automaton write signal is coupled to the clock input of the temporary register and the two-bit driver output of the sequential automat is coupled to the two-bit address multiplexer control input. The fourth address of the address multiplexer is coupled to the data output of the microcomputer memory segment segment while its output is connected to the microcomputer address bus (not shown). The sequencer automatic blocking output is connected to the second product circuit input to block the interruption of the microprocessor program in the event of any instruction being extended by one byte, since the first product circuit input is coupled to the interrupt output of the microcomputer interrupt controller. microprocessor microcomputer.
Je výhodné rozšířit základní zapojeni o registr segmentu programu, což umožňuje, aby v rozšířené paměti mohl být zaznamenán vedle kódu dat také kód programu.It is advantageous to extend the base circuit with a program segment register, which allows the program code to be recorded in addition to the data code in the extended memory.
Dále je výhodné rozšířit základní zapojeni nejen o registr segmentu programu, ale také o sklípkovou pamět segmentu programu, což umožňuje v plném rozsahu využít přerušovacího systému mikropočítače v rozšířené paměti a voláni podprogramů mezi paměťovými segmenty.Furthermore, it is advantageous to extend the basic circuit not only by the program segment register, but also by the program segment cellular memory, which makes it possible to fully utilize the microcomputer interrupt system in extended memory and to call subroutines between memory segments.
Výhodou zapojení podle vynálezu je, že umožňuje rozšířit pamět mikropočítače při současném zachování stávajícího programového vybavení, aniž by docházelo k podstatnému zpomalení programu nebo nárůstu strojového kódu programu. Další výhodou je, že při vypracování programového vybavení pro rozšířenou pamět lze použít stávajících překladačů a kompilátorů a umístění dat a programů v rozšířené paměti zajistit pomocí upraveného spojovacího programu.The advantage of the circuitry according to the invention is that it allows to expand the memory of the microcomputer while maintaining the existing software without significantly slowing the program or increasing the machine code of the program. A further advantage is that existing compilers and compilers can be used in the development of the extended memory software, and the location of the data and programs in the extended memory can be ensured by means of a modified connection program.
• Zapojení podle vynálezu je výhodné zejména pro mikropočítače postavené na bázi osmibitového mikroprocesoru s vypracovaným programovým vybavením pro základní rozsah paměti, nebot rozšířením paměti mikropočítače se dosáhne vyššího účinku stávajícího programového vybavení, což může být při použití zapojení podle vynálezu provedeno s minimálními dodatečnými náklady.The circuitry according to the invention is particularly advantageous for microcomputers based on an 8-bit microprocessor with elaborated basic memory range, since the expansion of the memory of the microcomputer achieves a higher effect of the existing software, which can be done with minimal additional costs when using the circuitry according to the invention.
Na obrázku je celkové blokové schéma zapojeni pro rozšířeni operační paměti mikropočítače, přičemž v základním zapojení, to je v první variantě, nejsou zapojeny funkční celky ohraničené ve schématu čárkovanou čarou a sice registr 2 segmentu programu a sklípková pamět 6 segmentu programu. Ve druhé variantě není zapojena jen čárkovanou čarou ohraničená sklípková pamět 6 segmentu programu.In the figure, there is an overall block diagram of the circuit for extending the memory of the microcomputer, wherein in the basic circuit, i.e. in the first variant, the functional units bounded in the diagram by the dashed line, namely the program segment register 2 and the program segment cellar memory 6 are not connected. In the second variant, not only the dashed line delimited memory segment 6 of the program segment is connected.
Zapojení pro rozšíření operační paměti mikropočítače je realizováno tak, že funkční celky, to je sekvenční automat 1, registr 2 segmentu dat, dočasný registr 3, registr 4 segmentu sklípkové paměti, registr 2 segmentu programu, sklípková pamět 2 segmentu programu, adresový multiplexer 7_, vstupní brána 2 a součinový obvod 2< jsou podle vynálezu vzájemně propojeny tak, že požadovaný úkol plní s vyšším účinkem, než dosud známá zapojení. Základní zapojení je popsáno podle obrázku, ve kterém není v tomto případě zapojen registr 2 segmentu programu a sklípková pamět 2 segmentu programu. Osmibitový datový vstup, který je zároveň prvním vstupem sekvenčního automatu 2 je propojen s datovou sběrnicí 10 mikropočítače, aby po ní mohl sekvenční automat vždy v čase prvého cyklu instrukce, indikovaného stavovým signálem mikroprocesoru pro indikaci prvého cyklu instrukce, převzít operační kód. Druhý vstup 12 sekvenčního automatu 2 3e propojen s výstupem mikropočítače pro řízení přenosu vektorů přerušení za účelem správné činnosti sekvenčního automatu 2 v době přerušení.The circuit for extending the microcomputer operating memory is realized in such a way that the functional units, i.e. sequential automaton 1, data segment register 2, temporary register 3, cellar memory segment register 4, program segment 2 register, program segment 2 cellar memory, address multiplexer 7, according to the invention, the input gate 2 and the product circuit 2 are interconnected in such a way that they perform the desired task with a higher effect than the hitherto known connections. The basic connection is described in the figure, in which in this case the program segment register 2 and the program segment memory 2 are not connected. The eight-bit data input, which is also the first input of the sequential controller 2, is coupled to the microcomputer data bus 10 so that the sequential controller can receive the operation code at the time of the first instruction cycle indicated by the microprocessor status signal. The second input 12 2 3 sequential automatic e connected to the output of microcomputers for controlling the transmission interrupt vectors for the purpose of proper operation of the sequential machine 2 at the time of interruption.
Třetí vstup 13 sekvenčního automatu 2 je propojen s výstupem mikropočítače pro indikaci prvého cyklu instrukce pomocí příslušného stavového signálu mikroprocesoru a současně čtvrtý vstup 14 sekvenčního automatu 2 je propojen s výstupem mikropočítače pro synchronizaci přenosu bytu po datové sběrnici 10 mikropočítače. Pátý vstup 15 sekvenčního automatu 2 íe propojen s výstupem mikropočítače generujícího signál pro počáteční nastavení elektronických obvodů mikropočítače. Výstup 17 čtecího signálu sekvenčního automatu 2 3e připojen na řídicí vstup 83 vstupní brány 2» jejíž výstup 84 je připojen na datovou sběrnici 10 mikropočítače, za účelem přenesení stavu registru 2 segmentu dat nebo registru 2 segmentu programu do střadače mikroprocesoru. Na datovou sběrnici 10 mikropočítače je také připojen datový vstup 21 registru 2 segmentu dat, jehož hodinový vstup 22 je propojen s výstupem 19 druhého zápisového signálu sekvenčního automatu 2» aby bylo možno s jeho pomocí naplnit registr 2 segmentu dat obsahem střadače mikroprocesoru přes datovou sběrnici 10.The third input 13 of the sequential controller 2 is coupled to the output of the microcomputer to indicate the first cycle of the instruction using the respective microprocessor status signal and at the same time the fourth input 14 of the sequential controller 2 is coupled to the microcomputer output to synchronize the transfer of the byte. The fifth entry sequential automatic 15 2 s e connected to the output of the microcomputer generating a signal for the initial setup of the electronic circuits of the microcomputer. Output 17 of the read signal sequencing device 2 e 3 is connected to the control input 83 gateway 2 »whose output 84 is connected to the data bus 10 of the microcomputer, to transfer the register stage 2 data segment or program segment register 2 latches to the microprocessor. Also, the data input 21 of the data segment register 2 is connected to the microcomputer data bus 10, the clock input 22 of which is connected to the output 19 of the second write signal of the sequential automaton 2 to fill the data segment register 2 with the microprocessor inverter via the data bus 10. .
Výstup 23 registru 2 segmentu dát je přiveden jednak na druhý vstup 72 adresového multiplexeru 2> za účelem připojování výstupu 23 registru 2 segmentu dat k neznázorněné adresové sběrnici ve vhodném okamžiku během instrukce pracující s daty a současně na druhý datový vstup 82 vstupní brány 2» přičemž výstup' 110 kódu paměťového segmentu sekvenčního automatu 2 j® propojen s datovým vstupem 31 dočasného registru 2» pro zapsání kódu paměťového segmentu dat do dočasného registru 2< jehož přímý datový výstup 33 je propojen s třetím vstupem 73 adresového multiplexeru T_, aby se z jeho výstupu 7& dostal v okamžiku stanoveném definicí časového průběhu instrukce na neznázorněnou adresovou sběrnici mikropočítače. Výstup 111 třetího adresového signálu sekvenčního automatu 2 je propojen s hodinovým vstupem 32 dočasného registru 3, aby se jím nahrál stav výstupu 110 kódu paměťového segmentu sekvenčního automatu 2 dó dočasného registru 2·The output 23 of the data segment register 2 is connected to the second input 72 of the address multiplexer 72 in order to connect the output 23 of the data segment register 2 to the address bus (not shown) at the appropriate time during the data handling instruction. the output 110 of the memory segment code of the sequential automaton 2 is connected to the data input 31 of the temporary register 2 for writing the memory segment code to the temporary register 2 whose direct data output 33 is connected to the third input 73 of the address multiplexer T output 7 & was given the instruction on the microcomputer address bus (not shown) at the time determined by the time course definition. The output 111 of the sequential address machine 2 of the sequential automaton 2 is coupled to the clock input 32 of the temporary register 3 to record the state of the output 110 of the memory segment code of the sequential automaton 2 to the temporary register 2.
Dvoubitový řídicí výstup 112 sekvenčního automatu 2 j® propojen s dvoubitovým řídicím vstupem 75 adresového multiplexeru 7_ za účelem přepínáni příslušného vstupu 72, 73 nebo 74 ’ · multiplexeru 7_ na jeho výstup 76. Čtvrtý vstup 74 adresového multiplexeru 2 je spojen s datovým výstupem 41 registru i segmentu sklípkové paměti mikropočítače a výstup 76 adresového multiplexeru 7_ je připojen k neznázorněné adresové sběrnici mikropočítače. Blokovací výstup 113 sekvenčního automatu 2 je připojen na druhý vstup 92 součinového obvodu 9_, aby blokoval přerušení programu mikroprocesoru v případě prodloužení kterékoliv instrukce o 1 byte, neboT prvý vstup 91 součinového obvodu 9_ je propojen s přerušovacím výstupem řadiče přerušení mikropočítače a výstup 93 součinového obvodu 9 je připojen přímo na přerušovací vstup mikroprocesoru mikropočítače.The two-bit control output 112 of the sequential automat 2 is coupled to the two-bit control input 75 of the address multiplexer 7 to switch the respective input 72, 73 or 74 'of the multiplexer 7 to its output 76. The fourth input 74 of the address multiplexer 2 is connected to the data output 41 of the register In the microcomputer memory segment, the output 76 of the address multiplexer 7 is coupled to a microcomputer address bus (not shown). Inhibit output 113 of the sequential machine 2 j e connected to the second input 92 of the AND gate 9 to block interrupts the microprocessor program in case of extension of any instruction by 1 byte, since the first input 91 of the AND gate 9 is connected with the interrupt output controller interrupts the microcomputer and the output 93 of the AND gate circuit 9 is connected directly to the microprocessor interrupt input of the microcomputer.
Druhé zapojení popsané podle obrázku, ve kterém není v tomto případě zapojena sklípková pamět 6 segmentu programu, kde výstup 18 prvního zápisového signálu sekvenčního automatu 2 je propojen s hodinovým vstupem 52 registru 5 segmentu programu, jehož výstup 53 je spojen s prvým vstupem 71 adresového multiplexeru 7_. Datový vstup 51 registru 2 segmentu programu je připojen na oddělený datový výstup 34 dočasného registru 2· Oproti základnímu zapojeni je tak umožněno, že v rozšířené paměti může být zaznamenán vedle kódu dat také kód programu.The second circuit described in the figure, in which the program segment cellar memory 6, in which case the output 18 of the first write signal of the sequential automaton 2 is connected, is connected to the clock input 52 of the program segment register 5 whose output 53 is connected to the first input 71 of the address multiplexer 7_. The data input 51 of the program segment register 2 is connected to a separate data output 34 of the temporary register 2. In comparison to the basic circuit, it is thus possible that in the extended memory, the program code can be recorded in addition to the data code.
Třetí zapojení popsané podle obrázku je shodné s druhým zapojením rozšířeným o sklípkdvou pamět 6 segmentu programu, kde čtyřbitový řídicí výstup 16 sekvenčního automatu 2 j® propojen s čtyřbitovým řídicím vstupem 62 sklípkové paměti 2 segmentu programu, zatímco datový výstup 63 sklípkové paměti 6 segmentu programu je připojen na její datový vstup 61 a současně na datový vstup 51 registru 2 segmentu programu a prvý datový vstup 81 vstupní brány JB. Základní zapojení rozšířené o registr 2 segmentu programu a sklípkovou pamět 2 segmentu programu podle obrázku umožňuje v plném rozsahu využít funkci přerušovacího systému mikropočítače v rozšířené paměti a volání podprogramů mezi pamětovými segmenty.The third circuit described in the figure is identical to the second circuit extended by the cellular memory 6 of the program segment, where the four-bit control output 16 of the sequential automaton 2 is coupled to the four-bit control input 62 of the cellar memory 2 of the program segment. connected to its data input 61 and at the same time to the data input 51 of the program segment register 2 and the first data input 81 of the gateway JB. The basic connection extended by the program segment 2 register and the program segment 2 memory as shown in the figure allows full utilization of the microcomputer interrupt system function in extended memory and subroutine calls between the memory segments.
Funkce 1 zapojení pro rozšířeni operační paměti mikropočítače bude blíže vysvětlena podle připojeného blokového schématu na obrázku, realizovaného zapojení, ve kterém bylo v mikropočítači použito mikroprocesoru 8 080 a jednalo se o rozšíření paměti z 64 kB na 256 kB metodou (The function 1 of the microcomputer memory expansion will be explained in more detail according to the attached block diagram in the figure, the wiring in which the microprocessor 880 was used in the microcomputer and the memory was expanded from 64 kB to 256 kB by the method (
tzv. stránkování, při velikosti jedné stránky 64 kB. Použití přídavných pamětových bloků vyžaduje rozšíření stávající 16bitové adresové sběrnice mikropočítače o dva přídavné adresové bity, které jsou generovány z výstupu 76 adresového multiplexeru 2 na neznázorněnou adresovou sběrnici mikropočítače. Základní zapojení je popsáno podle obrázku, ve kterém není v tomto případě zapojen registr 5 segmentu programu a sklípková pamět 6 segmentu programu. Správný časový průběh přídavných adresových bitů zajištuje sekvenční automat 2» který podle instrukčního kódu, přijatého z datové sběrnice 10 mikropočítače pomocí osmibitového datového vstupu 11 v čase prvého instrukčního cyklu mikroprocesoru, přepíná podle časového průběhu právě prováděné instrukce vždy jeden z výstupů třech pracovních registrů, a sice výstup 23 registru 2 segmentu dat nebo výstup 33 dočasného registru 2 nebo výstup 41 registru 2 segmentu sklípkové paměti mikropočítače, přes příslušné vstupy 72, 73, 74 adresového multiplexeru 2 na jeho výstup 76.so-called paging, with a single page size of 64 kB. The use of additional memory blocks requires extending the existing 16-bit microcomputer address bus by two additional address bits, which are generated from the address multiplexer 2 output 76 to the microcomputer address bus (not shown). The basic connection is described in the figure, in which the program segment register 5 and the program segment cellar memory 6 are not connected in this case. The correct time profile of the additional address bits is ensured by the sequential automat 2 which according to the instruction code received from the microcomputer data bus 10 via the 8-bit data input 11 at the time of the first microprocessor instruction cycle always switches one of the three registers. namely, the output 23 of the data segment register 2 or the output 33 of the temporary register 2 or the output 41 of the microcomputer memory segment 2 register, via the respective inputs 72, 73, 74 of the address multiplexer 2 to its output 76.
Přepínání adresového multiplexeru 7_ se řídl dvoubitovým řídicím výstupem 112 sekvenčního automatu 2 tak, že v cyklu přenosu instrukčního kódu v prvém cyklu kterékoliv instrukce není připojen žádný ze vstupů 72, 21» 74 na výstup 76 multiplexeru 2« přičemž současně na tomto výstupu musí být logické hodnoty odpovídající nultému segmentu, ve kterém je umístěn program.The switching of the address multiplexer 7 was controlled by the two-bit control output 112 of the sequential automaton 2 so that none of the inputs 72, 21 »74 is connected to the output 76 of the multiplexer 2 in the instruction code transfer cycle in the first cycle of any instruction. values corresponding to the zero segment in which the program is located.
V cyklu, kdy instrukce pracuje se sklípkovou pamětí mikropočítače, je multiplexerem 2 připojen na výstup 76 vstup 74, a tím i výstup 41 registru i_ segmentu sklípkové paměti. Je-li instrukce pracující s daty prodloužena o smluvenou jednobytovou instrukci, jak bude vysvětleno dále, je v cyklu, ve kterém instrukce pracuje s daty, připojen na výstup 76 multiplexeru 2 jeho vstup 73 a tím i výstup 33 dočasného registru 2· Není-li instrukce pracující s daty prodloužena smluvenou jednobytovou instrukcí, pak je v tomto cyklu připojen na vystup 76 multiplexeru 2 jeho vstup 72 a tím i výstup 23 registru 2 segmentu dat.In the cycle where the instruction operates with the microcomputer memory, the multiplexer 2 is connected to the output 76 of the input 74 and hence the output 41 of the register of the memory segment. If the data-handling instruction is extended by the agreed one-byte instruction, as explained below, in the cycle in which the instruction is working with the data, its input 73 and thus the output 33 of the temporary register 2 is connected to the multiplexer output 76. the data handling instruction is extended by the agreed one-byte instruction, then in this cycle, its input 72 and thus the output 23 of the data segment register 2 are connected to the output 76 of the multiplexer 2.
Přepínáním multiplexeru 2 synchronně s časovým průběhem kterékoliv instrukce se dosahuje toho, že kterákoliv instrukce pracující s daty může pracovat s daty uloženými v jiném segmentu, než je umístěn program a je tak umožněna přímá dostupnost dat v rozšířené paměti.By switching the multiplexer 2 synchronously to the timing of any instruction, it is achieved that any data handling instruction can handle data stored in a segment other than the program location, thus allowing direct availability of data in the extended memory.
Odaj o tom, v kterém segmentu paměti jsou uložena data, se do registru 2 segmentu dat přivádí na jeho vstup 21 přímo z datové sběrnice 10 mikropočítače a zápis do registru 2 segmentu dat se řídí zápisovým signálem generovaným z výstupu druhého zápisového signálu 19 sekvenčního automatu 2< který se směruje na hodinový vstup 22 registru 2 segmentu dat. Obsah registru 2 segmentu dat lze přenést do střadače mikroprocesoru pomocí vstupní brány 2, jejíž výstup 84 je připojen na datovou sběrnici 10 mikropočítače a to pomocí čtecího signálu, který je generován z výstupu 17 sekvenčního automatu 1· Tento přenos je účelný zejména tehdy, je-li nutno např. v podprogramu dočasně uchovat obsah registru 2 segmentu dat a po ukončení podprogramu jeho obsah opět obnovit, aby hlavní program mohl pracovat s původním obsahem registru 2 segmentu dat.Depending on which memory segment the data is stored in, the data segment register 2 is fed to its input 21 directly from the microcomputer data bus 10, and writing to the data segment register 2 is controlled by the write signal generated from the output of the second write signal 19 of the sequential automaton. which is directed to clock input 22 of data segment register 2. The contents of the data segment register 2 can be transferred to the microprocessor logic via a gateway 2 whose output 84 is connected to the microcomputer data bus 10 by means of a read signal generated from the output 17 of the sequential automaton 1. For example, if it is necessary to temporarily preserve the contents of the data segment register 2 in a subroutine and restore it after the subroutine is completed, so that the main program can work with the original content of the data segment register 2.
Do dočasného registru 2 3® zapisován kód, který je generován z výstupu 110 kódu parnětového segmentu sekvenčního automatu 2» přičemž tento kód má stejný počet bitů jako je počet přídavných adresových bitů generovaných z výstupu 76 multiplexeru T_, v daném případě tedy dva bity.A code that is generated from the parity segment code output 110 of the sequential automaton 2 is written to the temporary register 23, which code has the same number of bits as the number of additional address bits generated from the output 76 of the multiplexer T, in this case two bits.
Kód je do dočasného registru 2 zapsán pouze tehdy, předchází-li instrukci pracující s daty smluvená jednobytová instrukce s významem prázdné, nebo neutrální instrukce. U mikroprocesoru 8 080 lze pro tento účel volit např. mimokódové kombinace mikroprocesoru v hexadecimálním vyjádření 08, 10, 18, 20 nebo instrukce typu MOV A, A, MOV B, B atd. Kód zapsaný do registru 2 výše popsaným způsobem určuje segment, ve kterém se nacházejí data, s kterými pracuje prodloužená instrukce. Prodlouženou instrukcí přitom rozumíme po sobě následující smluvenou jednobytovou instrukci a instrukci pracující s daty. Registr 2 segmentu sklípkové paměti mikropočítače může být programován podobně jako registr 2 segmentu dat z datové sběrnice mikropočítače.The code is written to the temporary register 2 only if the data-handling instruction precedes the agreed single-byte instruction with the meaning of an empty or neutral instruction. For microprocessor 8 080 it is possible to select, for example, extra-code microprocessor combinations in hexadecimal expression 08, 10, 18, 20 or instructions of type MOV A, A, MOV B, B etc. Code written in register 2 determines the segment as described above. which contains the data that the extended instruction handles. An extended instruction is understood as a consecutive single-byte instruction and a data instruction. The microcomputer memory segment register 2 may be programmed similarly to the microcomputer data bus register 2.
Je-li sekvenčním automatem 2 přijata některá ze smluvených jednobytových instrukcí, blokuje sekvenční automat 2 ještě v témže a následujícím instrukčním cyklu pomocí svého blokovacího výstupu 113 a součinového obvodu 2 signál přerušení mikropočítače, čímž je zajištěno, že činnost mikroprocesoru nemůže být přerušena v době mezi smluvenou jednobytovou instrukcí a prvým instrukčním cyklem následující instrukce.If one of the agreed one-byte instructions is received by the sequential automaton 2, the sequential automaton 2 blocks the microcomputer interrupt signal by its blocking output 113 and the product circuit 2, thereby ensuring that the microprocessor operation cannot be interrupted between the agreed one-byte instruction and the first instruction cycle of the following instruction.
Činnost sekvenčního automatu 2 je synchronizována signálem přivedeným z mikropočítače na jeho čtvrtý vstup 22· Tento synchronizační signál je vytvořen jako součtový signál ze signálů mikroprocesoru nebo jeho podpůrných obvodů a sice ze signálů určených pro synchronizaci přenosu dat. Sekvenční automat 2 dále musí zpracovávat také signál prvého instrukčního cyklu generovaný mikroprocesorem a přivedený na třetí vstup 13 sekvenčního automatu 2» dále signál pro řízení přenosu vektorů přerušeni, přivedený na jeho druhý vstup 12 a signál pro počáteční nastavení, přivedený na jeho pátý vstup 15.The operation of the sequential automaton 2 is synchronized by a signal supplied from the microcomputer to its fourth input 22. This synchronization signal is formed as a sum signal from the signals of the microprocessor or its supporting circuits, namely signals intended for synchronization of data transmission. The sequencing automat 2 must also process the first instruction cycle signal generated by the microprocessor and applied to the third input 13 of the sequencing automat 2, the interrupt vector control signal applied to its second input 12 and the initial setting signal applied to its fifth input 15.
Druhé zapojení je rozšířeno o registr 2 segmentu programu, což umožňuje uložit v rozšířené paměti vedle kódu dat i kód programu. V tomto registru je uložen kód odpovídající segmentu paměti, ve kterém se v daném okamžiku nachází program. Registr 5 segmentu programu má stejný počet bitů, jako je počet přídavných bitů k adresové sběrnici mikropočítače. Výstup registru 2 segmentu programu je vždy v prvém cyklu zpracování instrukce prostřednictvím prvého vstupu 71 adresového multiplexeru 7 propojen na jeho výstup 76 a odtud na adresovou sběrnici mikropočítače.The second connection is extended with the program segment register 2, which allows the program code to be stored in extended memory in addition to the data code. This register stores the code corresponding to the memory segment in which the program is currently located. The program segment register 5 has the same number of bits as the number of additional bits to the microcomputer address bus. The output of the program segment register 2 is always connected to its output 76 and from there to the address computer of the microcomputer by the first input 71 of the address multiplexer 7 in the first instruction processing cycle.
<<
Data do registru 2 segmentu programu jsou nahrávána z dočasného registru 3 a to v čase určeném sekvenčním automatem 2» neboř výstup 18 prvého zápisového signálu je propojen s hodinovým vstupem 52 registru 2 segmentu programu . Časový okamžik pro nahrání registru 5 segmentu programu se nachází vždy na konci instrukce skoku JMP prodloužené o smluvenou jednobytovou instrukci s významem prázdné instrukce. Konkrétní postup při realizaci instrukce skoku mezi paraětovými segmenty řízený sekvenčním atuomatem 2 3e následující.Data to the program segment register 2 is loaded from the temporary register 3 at a time determined by the sequential automat 2, since the output 18 of the first write signal is coupled to the clock input 52 of the program segment register 2. The time point for loading the program segment register 5 is always at the end of the JMP jump instruction extended by the agreed one-byte instruction with the meaning of the empty instruction. The specific procedure for realizing the jump instruction between the para segments controlled by the sequential atuomat 2 3 is as follows.
Sekvenční automat přijme z datové sběrnice mikropočítače operační kód smluvené jednobytové instrukce, vyjádřený v hexadecimálním tvaru, např. 08 pro skok do segmentu 0, 10 pro skok do segmentu 1, 18 pro skok do segmentu 2 a 20 pro skok do* segmentu 3 a uloží do dočasného registru 3 kód odpovídající příslušnému pamětovému segmentu. Na konci třetího cyklu následující instrukce skoku JMP je provedena změna obsahu registru 5 segmentu programu tím, že je sekvenčním automatem 2 nahrán registr 5_ segmentu programu obsahem dočasného registru 2· Tím je mikroprocesorem vybírána následující instrukce z nového pamětového segmentu, protože změnou obsahu registru 5 segmentu programu dojde v čase prvého cyklu následující instrukce ke změně přídavných adresových bitů na výstupu 76 multiplexeru 7_·The sequential automat receives from the microcomputer data bus the operating code of the agreed one-byte instruction, expressed in hexadecimal form, eg 08 for jump to segment 0, 10 for jump to segment 1, 18 for jump to segment 2 and 20 for jump to * segment 3 into the temporary register 3 the code corresponding to the respective memory segment. At the end of the third cycle of the following JMP jump instruction, the contents of the program segment register 5 are changed by loading the program segment register 5 with the sequence register 2 by the sequential automat 2. This selects the next instruction from the new memory segment by the microprocessor. program, at the time of the first cycle of the following instruction, the additional address bits on the output 76 of the multiplexer 7 are changed.
Třetí zapojení je rozšířeno o sklípkovou pamět 2 segmentu programu, která slouží k dočasnému uložení obsahu registru 5 segmentu programu při skoku do podprogramu nebo při přerušení programu mikropočítače. Třetí varianta tedy umožňuje efektivní provoz přerušovacího systému v rozšířené paměti a volání podprogramů mezi pamětovými segmenty, činnost sklípkové paměti 2 segmentu programu je opět řízena sekvenčním automatem 2 a to prostřednictvím jeho čtyřbitového řídicího výstupu 12» který realizuje základní operace sklípkové paměti, tj. zápis do sklípkové paměti, inkrementaci ukazatele sklípkové paměti, dekrementaci ukazatele sklípkové paměti a nulování ukazatele sklípkové paměti. Ukazatel sklípkové paměti je součástí bloků sklípkové paměti 6 segmentu programu.The third connection is extended with a program segment memory 2, which is used to temporarily store the contents of the program segment register 5 when jumping into a subroutine or interrupting a microcomputer program. The third option therefore enables efficient operation interrupt system in extended memory and subroutine calls between the memory segments, activity alveolar memory segment 2 of the program is again controlled by the sequential machine 2 through a four-bit control output 12 »which carries out basic operations alveolar memory, ie. Write to of the cellular memory, incrementing the cellular memory pointer, decrementing the cellular memory pointer and resetting the cellular memory pointer. The cellular memory indicator is part of the cellular memory blocks 6 of the program segment.
Okamžitý obsah sklípkové paměti 2 segmentu programu lze přečíst do střadače mikroprocesoru pomoci vstupní brány 8 a to v čase určeném výstupem čtecího signálu 17 sekvenčního automatu 2· Při prodloužené instrukci skoku JMP o smluvenou jednobytovou instrukci, jak bylo popsáno u varianty 2, je postup stejný jako u základního zapojení, navíc je současně se záznamem obsahu dočasného registru 2 éo registru 2 segmentu programu proveden i záznam obsahu dočasného registru 2 éo sklípkové paměti 2 segmentu programu bez pohybu ukazatele sklípkové paměti. Výstup 34 dočasného registru 2 je za tímto účelem propojen se vstupem 61 sklípkové paměti 2 segmentu programu a současně se vstupem 51 registru 2 segmentu programu.The instant contents of the program segment cellular memory 2 can be read into the microprocessor inverter via the gateway 8 at the time specified by the output of the reader signal 17 of the sequential automaton 2 · For an extended JMP jump instruction by the agreed one-byte instruction. In addition to the recording of the contents of the temporary register 2 éo of the program segment 2, the contents of the temporary register 2 éo of the cellular memory 2 of the program segment are also recorded without moving the cellular memory pointer. The output 34 of the provisional register 2 is for this purpose connected to the input 61 2 alveolar memory segment of the program, while the input register 51 Segment 2 Program.
Při prodloužené instrukci volání podprogramu CALL nebo instrukci volání podprogramu RST je proveden stejný postup, jako při prodloužené instrukci JMP. Navíc je na konci těchto instrukcí inkrementován ukazatel sklípkové paměti 2 segmentu programu.For an extended CALL subroutine instruction or an RST subroutine instruction, the same procedure is performed as for the extended JMP instruction. In addition, at the end of these instructions, the cellular memory pointer 2 of the program segment is incremented.
Při instrukci návratu z podprogramu RET prodloužené o smluvenou jednobytovou instrukci, např. s kódem 08, je nejprve ukazatel sklípkové paměti 2 segmentu programu dekrementován a na konci této instrukce je okamžitý obsah sklípkové paměti 2 segmentu programu zapsán do registru 5 segmentu programu. K tomu slouží propojení výstupu 63 sklípkové paměti 2 segmentu programu na datový vstup 51 registru 2 segmentu programu.When returning from the RET subroutine extended by the agreed one-byte instruction, e.g., with code 08, the program segment memory memory pointer 2 is first decremented and at the end of the instruction the instant contents of program segment memory 2 is written to the program segment register 5. This is done by connecting the output of the program segment 2 to the data input 51 of the program segment register 2.
Tento postup umožňuje návrat z podprogramu do původního pamětového segmentu, ze kterého byl podprogram volán a rovněž návrat do přerušeného programu v celém rozsahu rozšířené paměti.This procedure allows you to return from the subroutine to the original memory segment from which the subroutine was called, as well as to return to the interrupted program throughout the extended memory range.
Zapojení rozšíření operační paměti podle vynálezu je vhodné především pro mikropočítače postavené na bázi mikroprocesoru 8 080, i když není vyloučeno jeho použití také pro jiné typy mikroprocesorů.The expansion of the operating memory according to the invention is particularly suitable for microcomputers based on microprocessor 8080, although its use for other types of microprocessors is not excluded.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS865086A CS259489B1 (en) | 1986-07-04 | 1986-07-04 | Connection for expansion of microcomputer operating memory based on 8-bit microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS865086A CS259489B1 (en) | 1986-07-04 | 1986-07-04 | Connection for expansion of microcomputer operating memory based on 8-bit microprocessor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS508686A1 CS508686A1 (en) | 1988-02-15 |
| CS259489B1 true CS259489B1 (en) | 1988-10-14 |
Family
ID=5395040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS865086A CS259489B1 (en) | 1986-07-04 | 1986-07-04 | Connection for expansion of microcomputer operating memory based on 8-bit microprocessor |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS259489B1 (en) |
-
1986
- 1986-07-04 CS CS865086A patent/CS259489B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS508686A1 (en) | 1988-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181934A (en) | Microprocessor architecture with integrated interrupts and cycle steals prioritized channel | |
| US4467447A (en) | Information transferring apparatus | |
| US3930236A (en) | Small micro program data processing system employing multi-syllable micro instructions | |
| EP0007028B1 (en) | External memory device with base register | |
| EP0248436B1 (en) | Method of and apparatus for processing data | |
| US4631668A (en) | Storage system using comparison and merger of encached data and update data at buffer to cache to maintain data integrity | |
| US4323964A (en) | CPU Employing micro programmable control for use in a data processing system | |
| US4291372A (en) | Microprocessor system with specialized instruction format | |
| US4287560A (en) | Dual mode microprocessor system | |
| EP0193654A2 (en) | Data-processing apparatus fetching operands from independently accessible memories | |
| CA1143850A (en) | Method and apparatus to execute data transfer between computing devices | |
| US4047245A (en) | Indirect memory addressing | |
| EP0010197A1 (en) | Data processing system for interfacing a main store with a control sectron and a data processing section | |
| US5799144A (en) | Microcomputer for resolving problems found in a program stored in a ROM | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH01120660A (en) | Microcomputer device | |
| US4371931A (en) | Linear micro-sequencer for micro-processor system utilizing specialized instruction format | |
| US4290106A (en) | Microprocessor system with source address selection | |
| US4314332A (en) | Memory control system | |
| US4032898A (en) | Interface control unit for transferring sets of characters between a peripheral unit and a computer memory | |
| US4374418A (en) | Linear microsequencer unit cooperating with microprocessor system having dual modes | |
| CS259489B1 (en) | Connection for expansion of microcomputer operating memory based on 8-bit microprocessor | |
| JPH0394303A (en) | timing generator | |
| EP0143351A2 (en) | Memory device with a register interchange function | |
| EP0461631B1 (en) | Data storing device having a plurality of registers allotted for one address |