CS257115B1

CS257115B1 - Arrangement for serial data processing on elastic disks

Info

Publication number: CS257115B1
Application number: CS862277A
Authority: CS
Inventors: Jan Bizik; Jindrich Schwarz; Vladimir Sikulinec
Original assignee: Jan Bizik; Jindrich Schwarz; Vladimir Sikulinec
Priority date: 1986-04-01
Filing date: 1986-04-01
Publication date: 1988-04-15
Also published as: CS227786A1

Abstract

Zapojenie k spracovaniu sériových dát rieši pripojenie mechanizmov pružných diskov k výpočtovým sys.témom. Zapojenie spra- cuje sériové data z mechanizmov pružných diskov, vykompenzuje náhodné chyby dát pri kolísaní nominálnych otáčok motora mechanizmov a používá len jednoduché sú- čiastky číslicového charakteru. Zapojenie je vytvořené tak, že výstup sériových dát z mechanizmu pružných diskov je přivedený na vstupný obvod, ktorého výstup je přivedený na jeden vstup registra, ktorého výstupy sú spojené so vstupmi památe a so vstupmí synchronizačného bloku. Výstupy pamate sú spojené s dalšími vstupmi registra. Jeden výstup registra je spojený s nulovacím vstupom vstupného obvodu. Výstupy synchronizačného bloku sú přivedené na vstupy integrovaného radiča pružných diskov, ktorého výstup je spojený jednak s nulovacím vstupom synchronizačného bloku, jednak so vstupom vstupného obvodu.Connection to serial data processing solves the connection of flexible disk mechanisms to computational systems. The connection processes the serial data from the flexible disk mechanisms, compensates for random data errors when the nominal engine speed is varied and uses only simple digital components. The wiring is designed such that the output of the serial data from the flexible disk mechanism is applied to an input circuit whose output is applied to one register input whose outputs are associated with the memory inputs and the input sync block. Memory outputs are associated with other registry entries. One register output is coupled to a zero input circuit input. The outputs of the synchronization block are applied to the inputs of the integrated flexible disk controller, the output of which is connected to both the reset input of the synchronization block and the input of the input circuit.

Description

Vynález sa týká zaapojenia k spracovaniu sériových dát generovaných mechanizmaml pružných diskov.The invention relates to a circuit for processing serial data generated by flexible disk mechanisms.

Doterajšie zapojenia k spracovaniu sériových dát generovaných mechanižmami pružných diskov boii riešené buď analogovo, alebo člslicovo. V prvom případe základnými prvkami zapojenia sú fázový detektor a napáťovo riadený oscilátor a sériové dáta sú synchronizované, Týmto zapojením je dosiahnuté, že případná chyba v časovej sekvencii dát je vykompenzovaná. V druhom případe základnými prvkami zapojenia sú register a pamáť ROM, ale sériové dáta nie sú synchronizované, čím mflže důjsť k chybnému spracovaniu přijímaných dát.Existing circuits for processing serial data generated by flexible disk drives are either analog or split. In the first case, the basic elements of the wiring are the phase detector and the voltage-controlled oscillator and the serial data are synchronized. This wiring ensures that a possible error in the time sequence of the data is compensated. In the second case, the basic elements of the wiring are the register and the ROM, but the serial data is not synchronized, which may cause erroneous processing of the received data.

Výhody vyššie uvedených zapojení používá zapojenie k spracovaniu sériových dát generovaných mechanižmami pružných diskov, kterého podstata spočívá v tom, že výstup mechanizmu pružných diskov je spojený so vstupom vstupného obvodu, ktorého výstup je přivedený na jeden vstup registra, ktorého výstupy sú spojené so vstupmi památe, kťorej výstupy sú připojené na ďalšie vstupy registra a ďalej jeden z výstupov registra je spojený so vstupom synchronizačného bloku a s nulovacím vstupom vstupného obvodu a další z výstupov registra je spojený s časovacím vstupom synchronizačného bloku, ktorého výstupy sú spojené so vstupmi integrovaného radiča pružných diskov, ktorého výstup je připojený na nulovací vstup synchronizačného bloku a na vstup vstupného obvodu.The advantages of the aforementioned circuitry are utilized by the circuitry for processing serial data generated by the flexible disk mechanisms, which is based on the fact that the output of the flexible disk mechanism is connected to an input circuit input whose output is connected to one register input whose outputs are connected to memory inputs. which outputs are connected to other register inputs and one of the register outputs is connected to the synchronization block input and the input circuit reset input, and the other of the register outputs is connected to the synchronization block timing input whose outputs are connected to the integrated flexible disk controller inputs. the output is connected to the sync block reset input and the input circuit input.

Zapojenie k spracovaniu sériových dát podlá tohoto vynálezu je opotí doteraz známým podobným zapojeniam výhodné preto, že používá len jednoduché číslicové súčiastky, má jednoduché výrobně i oživovacie vlastnosti a používá synchronizáciu vstupných sériových dát, čím sú kompenzované náhodné chyby v časovej sekvencii sériových dát generovaných mechanižmami pružných diskov.The serial data processing circuit of the present invention is advantageous over previously known similar circuitry because it uses only simple digital components, has simple manufacturing and animation properties, and uses synchronization of the input serial data, compensating for random errors in the serial data time sequence generated by the elastic mechanisms discs.

Na připojených výkresoch je na obr. 1 naznačený příklad zapojenia k spracovaniu sériových dát podía tohoto vynálezu a na obr. 2 sú časové priebehy.In the accompanying drawings, FIG. 1 shows an exemplary circuit for processing serial data according to the present invention, and FIG. 2 are time courses.

Zapojenie k spracovaniu sériových dát na obr. 1 tvoří vstupný obvod 2, na ktorého vstup 21 je připojený výstup 11 mechanizmu pružných diskov 1. Výstup 22 vstupného obvodu 2 je spojený so vstupom 31 registra 3 a výstup 32 registra 3 je spojený s nulovacím vstupom 23 vstupného obvodu 2, so vstupom 41 památe 4 a so vstupom synchronizačného bloku 5. Výstupy 33, 34, ... 3n registra 3 sú spojené so vstupmi 42, 43, ... 4n památe 4 a výstupy 420, 421, ... 42n památe 4 sú spojené so vstupmi 330, 331, ... 33n registra 3. Výstup 33 registra je ďalej spojený s časovacím vstupom synchronizačného bloku 5. Výstupy 53 a 54 synchronizačného bloku 5 sú připojené na vstupy 61 a 62 integrovaného radiča pružných diskov 6. Výstup 63 integrovaného radiča pružných diskov 6 je spojený s nulovacím vstupom 55 synchronizačného bloku 5 a so vstupom 24 vstupného obvoduThe serial data processing circuit of FIG. 1 forms an input circuit 2 to which input 21 is connected output 11 of the flexible disk mechanism 1. Output 22 of input circuit 2 is connected to input 31 of register 3 and output 32 of register 3 is connected to reset input 23 of input circuit 2, to input 41 of memory. 4 and the input of sync block 5. The outputs 33, 34, ... 3n of the register 3 are connected to the inputs 42, 43, ... 4n of the memory 4 and the outputs 420, 421, ... 42n of the memory 4 are connected to the inputs 330 The register output 33 is further coupled to the timing input of the synchronization block 5. The outputs 53 and 54 of the synchronization block 5 are connected to the inputs 61 and 62 of the integrated flexible disk controller 6. The output 63 of the integrated flexible disk controller 6 it is connected to the reset input 55 of the synchronization block 5 and the input 24 of the input circuit

2.Second

Funkcia zapojenia k spracovaniu sériových dát podlá tohoto vynálezu je objasněná na časových priebehoch schématicky znázorněných na obr. 2. Mechanizmus pružných diskov 1 generuje sériové dáta TI z výstupu 11. Tieto sú přivedené na vstup 21 vstupného obvodu 2 a sá v ňom spracované, ak je činnost vstupného obvodu 2 povolená na vstupe 24. Spracované dáta sú z výstupu 22 vstupného obvodu 2 privádzané na vstup 31 registra 3, čím je ovplyvnený výstup 32 registra 3. Výstupný signál T2 z výstupu 32 registra 3 nuluje vstupný obvod cez nulovací vstup 23 a ďalej je přivedený na vstup 51 synchronizačného bloku 5.The function of the serial data processing circuit according to the present invention is elucidated on the time diagrams shown schematically in FIG. 2. The flexible disk mechanism 1 generates serial data T1 from output 11. These are input to input 21 of input circuit 2 and are processed therein when operation of input circuit 2 is enabled at input 24. The processed data is fed from output 22 of input circuit 2. to register 31 of register 3, thereby affecting register 32 output. The output signal T2 from register 32 output resets the input circuit via reset input 23 and is further applied to input 51 of sync block 5.

Logická nula výstupného signálu T2 je vytváraná po čase ΔΤ1 po spádovej hrané sériových dát TI. Výstupy 32, 33, 34, ... ... 3n registra 3 sú přivedené na vstupy 4T, 42, 43, ... 4n památe 4, čím sú ovplyvňované výstupy 420, 421, ... 42n památe 4, ktoré sú privádzané na vstupy 330, 331, ... ... 33n registra 3 a tak sú opáť ovplyvnené výstupy 33, 34, ... 3n registra 3.The logic zero of the output signal T2 is generated after a time ΔΤ1 after the downwardly playing serial data T1. The outputs 32, 33, 34, ... ... of the register 3 are supplied to the inputs 4T, 42, 43, ... 4n of the memory 4, thereby influencing the outputs 420, 421, ... 42n of the memory 4 which are supplied to the inputs 330, 331, ... ... 33n of the register 3 and thus the outputs 33, 34, ... 3n of the register 3 are again affected.

Výstupný signál T3 z výstupu 33 registra je tiež přivedený na časovači vstup 52 synchronizačného bloku 5. Doba T2, počas ktorej výstupný signál T3 je v logickej nule, resp. doba ΔΤ3, počas ktorej je výstupný signál T3 v logickej jednotke, je určovaná dobou ΔΤ5, resp. dobou ΔΤ6.The output signal T3 from the register output 33 is also applied to the timing input 52 of the synchronization block 5. The time T2 during which the output signal T3 is at logic zero and / or zero, respectively. the time ΔΤ3 during which the output signal T3 is in the logic unit is determined by the time ΔΤ5 resp. ou6.

Výstupné signály T2 a T3 privádzané na vstup 51 a časovači vstup 52 synchronizačného bloku 5 sú v ňom spracované a z výstupov 53 a 54 synchronizačného bloku 5 vedené do vstupov 61 a 62 integrovaného radiča pružných diskov 6. Logická jednotka výsledného signálu T4 je generovaná po době ΔΤ4 od spádovej hrany výstupného signálu T3 alebo ak je výstupný signál T2 v logickej nule počas trvania logickej nuly výstupného signálu T3, tak je logická jednotka výsledného signálu T4 generovaná po době ΔΤ7 od spádovej hrany výstupného signálu T2. Výsledný signál T5 změní hodnotu z logickej nuly na logickú jednotku, alebo naopak, pri přechode výstupného signálu T3 z logickej nuly do logickej jednotky. Tým je dosiahnuté, že vzostupná hrana výsledného signálu T4 je generovaná po době ΔΤ8 po překlopení výsledného signálu T5 a dobu ΔΤ3 před překlopením výsledného signálu T5. Výsledné signály T4 a T5 z výstupov 53 a 54 synchronizačného bloku 5 predstavujú synchronizované sériové dáta a úrovňový signál, počas trvania ktorého sú platné jednotlivé bity synchronizovaných sériových dát.The output signals T2 and T3 applied to the input 51 and the timing input 52 of the synchronization block 5 are processed there and from the outputs 53 and 54 of the synchronization block 5 to the inputs 61 and 62 of the integrated flexible disk controller 6. The logic unit of the resulting signal T4 is generated after době4 from the falling edge of the output signal T3, or if the output signal T2 is at logic zero for the duration of the logic zero of the output signal T3, the logical unit of the resulting signal T4 is generated after době7 from the falling edge of the output signal T2. The resulting signal T5 changes the value from logical zero to the logical unit, or vice versa, when the output signal T3 is transferred from logical zero to the logical unit. Thus, the rising edge of the resulting signal T4 is generated after době8 after the flipping of the resulting signal T5 and the time dobu3 before the flipping of the resulting signal T5. The resulting signals T4 and T5 from outputs 53 and 54 of sync block 5 represent synchronized serial data and a level signal over which the individual bits of the synchronized serial data are valid.

257257

Zapojenie k spracovaniu sériových dát generovaných mechanizmami pružných diskov podl'a tohoto vynálezu umožňuje při podPREDMETThe circuitry for processing serial data generated by the flexible disk mechanisms of the present invention allows for the SUBJECT

Claims

SUBJECT

Serial data processing circuitry generated by flexible disk mechanisms, characterized in that the output (11i) of the flexible disk mechanism (1) is connected to an input (21) of an input circuit (2) whose output (22) is connected to a register input (31) (3) and the output (32) of the register (3) is connected to an input (41) of the memory (4), further to a reset input (23) of the input circuit (2) and to an input (51) of the synchronization block (5) the input (52) is connected to the output (33) of the register

115 significantly reduce the cost of importing parts reliably to process the serial data required when working with flexible disks.

OF THE INVENTION (3) and to the input (42) of the memory (4) whose outputs (420, 421, .42n) are connected to the inputs (330, 331, .., 33n), whose outputs (34,. 3n) are connected to the inputs (43, ..., 4n) of the memory (4), and further the outputs (53, 54) of the synchronization block (5) are connected to the inputs (61, 62) of the integrated flexible disk controller (6). ), whose output (63) is connected to the reset input (55) of the synchronization block (5) and to the input (24) of the input circuit (2).

2 sheets of drawings