CS254585B1 - Rychlý analogové číslicový převodník - Google Patents

Abstract

Je řešen rychlý analogově číslicový převodník se sdílením času a číslicovou korekcí nelinearity. Převodník sestává z prvního paralelního analogově číslicového převodníku, jehož výstup je spojen jednak se vstupem prvního registru a jednak se vstupem číslicově analogového převodníku, jehož výstup je spojen jednak přes odpor se zemí, jednak přes zpoždovací linku ke vstupu prvního paralelního analogově číslicového převodníku a jednak se vstupem druhého paralelního analogově číslicového převodníku. První výstup druhého paralelního analogově číslicového převodníku je spojen s prvním vstupem druhého registru a druhý výstup s druhým vstupem číslicové sčítačky, jejíž první vstup je spojen s výstupem prvního registru. Výstup číslicové sčítačky je spojen s druhým vstupem druhého registru, jehož výstup je výstupem rychlého analogově číslicového převodníku. Vstup prvního paralelního analogově číslicového převodníku je vstupem rychlého analogově číslicového převodníku. Rychlý analogově číslicový převodník lze použít při konstrukci velmi rychlých převodníků v zápisnících přechodových jevů, číslicových oscilografech a při digitalizaci obrazových signálů.

Description

Vynález se týká rychlého analogově číslicového převodníku se sdílením času a číslicovou korekcí nelinearity.

Dosud známá zapojeni rychlých analogově číslicových převodníků pracují buč na paralelním, nebo sériovém, nebo aproximačním principu převodu. Použití paralelní metody převodu je omezeno na převodníky s malou rozlišitelností/ nebot počet komparátorů roste s mocninou dvou počtu bitů, tzn. 2ⁿ, kde n je počet bitů. U sériové metody převodu je sice počet komparátorů roven počtu bitů, avšak konstrukce převodníku vyžaduje navíc velký počet rekonstrukčních číslicově analogových převodníků, případně vzorkovacích zesilovačů nebo zpožďovacích linek, má-li být použito principu sdílení času pro zvýšení vzorkovacího kmitočtu. U aproximačního principu převodu nelze dosáhnout vysokého vzorkovacího kmitočtu, neboř, se uskutečňuje v tolika taktech, kolik je bitů číslicového signálu, přičemž nelze použít principu sdílení času.

Výše uvedené nevýhody odstraňuje zapojení rychlého analogově číslicového převodníku s sdílením času a číslicovou korekcí nelinearity podle vynálezu. Jeho podstatou je, že sestává z prvního paralelního analogově číslicového převodníku, jehož výstup je spojen jednak se vstupem prvního registru a jednak se vstupem číslicově analogového převodníku. Výstup číslicově analogového převodníku je spojen jednak přes odpor se zemici svorkou jednak přes zpožďovací linku se vstupem prvního paralelního analogově číslicového převodníku a jednak se vstupem druhého paralelního analogově číslicového převodníku. První výstup tohoto druhého analogově číslicového převodníku je spojen s prvním vstupem druhého registru. Druhý výstup je spojen s druhým vstupem číslicové sčítačky, která je svým prvním vstupem připojena na výstup prvního registru.

Výstup číslicové sčítačky je spojen s druhým vstupem druhého registru. Výstup tohoto druhého registru je zároveň výstupem celého analogově číslicového převodníku. Vstupem analogově číslicového převodníku je vstup prvního paralelního analogově číslicového převodníku.

Předností zapojení rychlého analogově číslicového převodníku podle vynálezu je redukce počtu komparátorů v paralelních analogově číslicových převodnících, jejichž počet je podstatně nižší než u paralelního analogově číslicového převodníku se stejnou rozlišitelností. Další výhodou je, že odečtení výstupního proudu číslicově analogového převodníku od proudu, úměrnému vstupnímu napětí na odporu umožňuje dosáhnout krátké doby ustálení rozdílu proudu ve srovnání s dobou ustálení při použití rozdílového zesilovače. Při použití zpoždovací linky se využívá principu sdílení času, při kterém lze najednou převádět dva po sobě jdoucí vzorky vstupního signálu prvním a druhým paralelním analogově číslicovým převodníkem. Další předností zapojení je číslicová korekce výsledku převodu prvního paralelního analogově číslicového převodníku, která zaručuje správnou návaznost převodní charakteristiky převodníku v celém rozsahu.

Příklad zapojeni rychlého analogově číslicového převodníku podle vynálezu je blokově uveden na přiloženém výkrese.

Rychlý analogově Číslicový převodník se sestává z prvního paralelního analogově číslicového převodníku 1_, jehož výstup' je spojen jednak se vstupem prvního registru 5^ jednak se vstupem Číslicově analogového převodníku 2_. Výstup číslicově analogového převodníku 2_ je spojen jednak přes odpor 8^ se zemní svorkou, jednak přes zpožďovací linku 4_ se vstupem prvního paralelního analogově číslicového převodníku χ a jednak se vstupem druhého paralelně analogově číslicového převodníku 3.. První výstup druhého paralelního analogově číslicového převodníku 2 3^e spojen s prvním vstupem druhého registru Ί_ a druhý výstup je spojen s druhým vstupem číslicové sčítačky 6_, jejíž první vstup je připojen na výstup prvního registru _5. Výstup číslicové sčítačky 6_ je spojen s druhým vstupem druhého registru jehož výstup je vytvořen jako výstup rychlého analogově číslicového převodníku. Vstup prvního paralelního analogově číslicového převodníku 1^ je vytvořen jako vstup rychlého analogově číslicového převodníku.

Zapojení rychlého analogově číslicového převodníku pracuje tak, že v první etapě převodu je převeden prvním paralelním analogově čílsicovým převodníkem 1_ první vzorek vstupního napětí na číslicový signál, který je jednak zapsán do prvního registru jednak je převeden číslicově analogovým převodníkem 2_ na odpovídající proud/ který je odečten se zpožděným vzorkem proudu, úměrným prvnímu vzorku vstupního napětí. Rozdíl proudů, převedený na odporu 8_ na napětí, je v druhé etapě převodu převeden v druhém paralelním analogově číslicovém převodníku _3 na číslicový signál, jehož jedna část je přímo zapsána do druhého registru 7 a jehož druhá část je sečtena v číslicové sčítačce 6_ s číslovým signálem z prvního paralelního analogově číslicového převodníku JL, který je zapsán v prvém registru 5_· Protože rozsah druhého paralelního analogově číslicového převodníku 2 i^e minimálně dvakrát větší než je rozlišitelnost prvního paralelního analogově číslicového převodníku 2/ ^lze uvedenou korekcí dosáhnout zaručené monotonnosti převodní charakteristiky celého převodníku. Zpoždovací linka 2 umožňuje využít princip sdílení času, kdy lze najednou převádět dva po sobě jdoucí vzorky vstupního signálu prwním a druhým paralelním analogově číslicovým převodníkem 1 a 3.

Zapojení rychlého analogově číslicového převodníku podle vynálezu lze použít při konstrukci velmi rychlých převodníků, které se užívají v zápisnících přechodových dějů, číslicových oscilografech a při digitalizaci obrazových signálů.

Claims (1)

1. PŘEDMĚT VYNALEZU

   Rychlý analogově číslicový převodník, vyznačující se tím, že sestává z prvního paralelního analogově číslicového převodníku /1/, jehož vstup je zároveň vstupem rychlého analogově číslicového převodníku a jehož výstup je spojen jednak se vstupem prvního registru /5/ a jednak se vstupem číslicově analogového převodníku /2/, jehož výstup je spojen jednak přes odpor /8/ se zemní svorkou jednak přes zpoždovací linku /4/ se vstupem prvního paralelního analogově číslicového převodníku /1/ a jednak se vstupem druhého paralelního analogově číslicové ho převodníku /3/, jehož první výstup je spojen s prvním vstupem druhého registru /7/ a druhý výstup je spojen s druhým vstupem číslicové sčítačky /6/, jejíž první vstup je spojen s výstupem prvního registru /5/, přičemž výstup číslicové sčítačky /6/ je spojen s druhým vstupem druhého registru /7/, jehož výstup je výstupem rychlého analogově číslicového převodníku.

   1 výkres

   Severografia, η. p., MOST