CS252683B1 - Obvod náhradního sinusového signálu zejména pro frekvenční měniče - Google Patents

Abstract

Zapojení se týká řídící části frekvenč ­ ního měniče, např. pro pohon asynchronního motoru, a řeší obvod náhradního sinusového signálu pro buzení silových částí frekvenč ­ ního měniče. Obvod náhradního sinusového signálu obsahuje generátor zadávacích im ­ pulsů, generátor kladných půlvln sinusového signálu, dělič, první a druhý obvod výběru, číslicový invertor, analogový invertor a první a druhý řídicí stupeň. Generátor za ­ dávacích impulsů je připojen jednak ke ge ­ nerátoru kladných půlvln sinusového signálu, který je připojen k prvnímu obvodu výběru a přes analogový invertor k druhému obvodu výběru, jednak k děliči, který je připojen k blokovacímu vstupu prvniho obvodu výběru a přes číslicový invertor k blokovacímu vstu ­ pu druhého obvodu výběru. Obvody výběru jsou připojeny k řídicím stupňům, přičemž ná- hradní sinusový signál se na nich objevuje v podobě střídajících se kladných sinusových půlvln na prvním a záporných sinusových půlvln na druhém řídicím stupni.

Description

Vynález se týká řídíc! části frekvenčního měniče např. pro pohon asynchronního motoru a řeší obvod náhradního sinusového signálu pro buzení silových částí frekvenčního měniče.

Silové prvky ve frekvenčním měniči s tranzistory jsou zapojené jako dvojčinné spínací stupně, což znamená, že je u nich kladná půlvlna sinusového napětí zpracovávána jedním silovým prvkem a záporná půlvlna druhým silovým prvkem. K řízení se používá kompletní sinusový signál. Obvody pro generování a samočinné řízení amplitudy takového řídícího sinusového signálu jsou složité a nákladné.

Bylo by účelné takové řešení pro řídící obovdy, které by umožnilo vytvořit sinusový signál vytvořený z kladných sinusových půlvln, jejichž generování a další zpracování je jednoduché a známé například s využitím řešení podle čs. AO 244 583 a podle čs.

AO (PV 9529-84).

Tohoto cíle je dosaženo předloženým řešením obvodu náhradního sinusového signálu, jehož podstata spočívá v tom, že obsahuje generátor zadávacích impulsů, generátor kladných půlvln sinusového signálu, dělič, první obvod výměru, první řídící stupeň, číslicový invertor, analogový invertor, druhý obvod výběru a druhý řídící stupeň, kteréžto prvky jsou Vzájemně spojeny tak, že generátor zadávacích impulsů je svým výstupem připojen jednak ke vstupu generátoru kladných půlvln sinusového signálu, který je svým výstupem připojen k prvnímu vstupu prvního obvodu výběru a přes analogový invertor k prvnímu vstupu durhého obvodu výběru, jednak ke vstupu děliče, který je svým výstupem připojen k blokovacímu vstupu prvního obvodu výběru a přes číslicový invertor k blokovacímu vstupu druhého obvodu výběru, přičemž první obvod výběru je svým výstupem připojen ke vstupu prvního řídícího stupně a druhý obvod výběru je svým výstupem připojen ke vstupu druhého řídícího stupně.

Výhodou tohoto řešení je využití jednoduchých obvodů pro vytvoření náhradního sinusového signálu z kladných půlvln, který je snáze využitelný pro buzení silových prvků ve dvojčinných spínacích stupních frekvenčních měničů.

Příklad provedení vynálezu je schematicky znázorněn v blokovém zapojení na připojeném výkresu.

Obvod náhradního sinusového signálu sestává z generátoru 2 zadávacích impulsů, generátoru 2 kladných půlvln sinusového signálu, děliče 2» prvního obvodu 2 výběru, prvního řídícího stupně 2» číslicového invertoru 6, analogového invertoru T_, druhého obvodu 2 výběru a druhého řídícího stupně 2- Přitom je generátor 2*^začávacích impulsů svým výstupem 11 připojen jednak ke vstupu 21 generátoru 2 kladných půlvln sinusového signálu, jednak ke vstupu 31 děliče 2·

Generátor 2 kladných půlvln sinusového signálu je svým výstupem 22 připojen k prvnímu vstupu 41 prvního obvodu 2 výběru a ke vstupu 71 analogového invertoru T_, jehož výstup 72 je připojen k prvnímu vstupu 81 druhého obvodu 8 výběru. Dělič 2 3^e svým výstupem 32 připojen k blokovacímu vstupu 42 prvního obvodu 2 výběru a ke vstupu 61 číslicového invertoru 6, jehož výstup 62 je připojen k blokovacímu vstupu 82 druhého obvodu 2 výběru. První obvod 4 výběru je svým výstupem 43 připojen ke vstupu 51 prvního řídícího stupně 2· Druhý obvod 2 výběru je svým výstupem 83 připojen ke vstupu 91 druhého řídícího stupně 9.

Generátor 2 kladných půlvln sinusového signálu vytváří kladné sinusové půlvlny v rytmu zadávacích impulsů vysílaných generátorem 2 zadávacích impulsů. Kladné sinusové půlvlny jsou přivedeny jednak do prvního obvodu 2 výběru a do analogového invertoru v němž jsou invertovány na záporné sinusové půlvlny, které jsou přiváděny do druhého obvodu 8 výběru. Zadávací impulsy jsou rovněž vedeny do děliče 2< ^v němž jsou děleny dvěma.

Tento dělený kmitočet je přiváděn jednak na blokovací vstup 42 prvního obvodu 4 výběru.

jednak přes číslicový invertor 6, v němž je invertován a takto de facto fázově posunut o 180 stupňů je přiváděn na blokovací vstup 82 druhého obvodu 2 výběru.

V prvním obvodu £ výběru je děleným kmitočtem z děliče 2 blokován výstup každé druhé . kladné sinusové půlvlny a v druhém obvodu 2 výběru je analogicky blokován výstup každé druhé záporné sinusové půlvlny. Protože impulsy děleného kmitočtu jsou na blokovacích vstupech 42 a 82 obvodů 2» 2 výběru fázově posunuty o 180 stupňů střídají se pravidelně v prvním a druhém řídícím stupni 5, 9 kladné a záporné sinusové půlvlny, které tvoří náhradní sinusový signál, přičemž jsou v obou řídících stupních 2, 2'^vY^užity pro řízení neznázorněných silových spínacích stupňů frekvenčního měniče. Frekvence náhradního sinusového signálu se mění změnou frekvence zadávacích impulsů.

Claims (1)

1. PŘEDMÉT VYNÁLEZU

   Obvod náhradního sinusového signálu zejména pro frekvenční měniče vyznačující se tím, že generátor (1) zadávacích impulsů je svým výstupem (11) připojen jednak ke vstupu ' (21) generátoru (2) kladných půlvln sinusového signálu, který je svým výstupem (22) připojen k prvnímu vstupu (41) prvního obvodu (4) výběru a přes analogový invertor (7) k prvnímu vstupu (81) druhého obvodu (8) výběru a jednak ke vstupu (31) děliče (3), který je svým výstupem (32.) připojen jednak k blokovacímu vstupu (42) prvního obvodu (4) výběru a jednak přes číslicový invertor (6) k blokovacímu vstupu (82) druhého obvodu (8) výběru, přičemž první obvod (4) výběru je svým výstupem (43) připojen ké vstupu (51) prvního řídícího stupně (5) a druhý obvod (8) výběru je svým výstupem (83) připojen ke vstupu (91) druhého řídícího stupně (9).