CS246144B1

CS246144B1 - Transistor inverter's drive circuits connection

Info

Publication number: CS246144B1
Application number: CS8410556A
Authority: CS
Inventors: Jiri Florianek
Original assignee: Jiri Florianek
Priority date: 1984-12-29
Filing date: 1984-12-29
Publication date: 1986-10-16
Also published as: CS1055684A1

Abstract

Řešení se týká tranzistorových střídačů pro převod stejnosměrného napětí na střídavé a řeší zapojení budicích obvodů. Řídicí signál se v multivibrátoru převede na sled impulsů o vysoké frekvenci. Tento signál se přenáší do oddělovacího transformátoru. Na jeho sekundární straně se usměrňuje a znovu se vytváří řídicí impuls, který přechází na bázi výkonových tranzistorů, zapojených v Darlingtonově zapojení. Od závěrné hrany řídicího impulsu se odvozuje zavírací impuls, který se rovněž převádí impulsním transformátorem. Tímto zavíracím impulsem se urychluje zavírání výkonových tranzistorů. Zapojení se využije u jednofázových a vícefázových tranzistorových střídačů.The solution concerns transistor inverters to convert DC voltage to AC and solves wiring circuits. Driving the signal is converted to a sequence in the multivibrator high frequency pulses. This signal is transferred to the isolation transformer. On its secondary side it is rectified and again, the driving impulse is created Transitions based on power transistors connected in Darlington wiring. From the control pulse closing edge is derived closing pulse, which is also converted pulse transformer. This closing the pulse accelerates power closing transistors. The wiring is used for single-phase wiring and multiphase transistor inverters.

Description

Vynález se týká zapojení budicích obvodů tranzistorového střídače pro převod stejnosměrného napětí na střídavé napětí.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to the wiring of transistor inverter circuits for converting DC voltage to AC voltage.

U střídačů, které převádějí stejnosměrné napětí na střídavé napětí bud jednofázové nebo vícefázové o pevném nebo proměnném kmitočtu, jsou potíže při návrhu budicích obvodů výkonových tranzistorů, protože je třeba tyto obvody od sebe vzájemně galvanicky oddělit, aby se mohla vytvořit vícefázová zapojení. Galvanické oddělení se provádí různými způsoby. Nej známější je použití transformátorů, nebo optoelektronických členů. Nevýhodou transformátorů je, že jsou rozměrné, především u měničů na nízké kmitočty. Nevýhodou optoelektronických členů je, že vyžadují na sekundární straně buzení zvláštní napájecí zdroj. Další nevýhodou optoelektronických členů je, že jsou pomalé, takže vznikají potíže s komutací mezi tranzistory střídače.Inverters that convert DC to AC voltage either single-phase or multi-phase at fixed or variable frequency, there are difficulties in designing the power transistor excitation circuits, since these circuits need to be galvanically isolated from each other to create multiphase wiring. The galvanic separation is carried out in different ways. The best known is the use of transformers or optoelectronic elements. The disadvantage of transformers is that they are bulky, especially for low frequency drives. The disadvantage of optoelectronic elements is that they require a separate power supply on the secondary side of the excitation. Another disadvantage of the optoelectronic elements is that they are slow, so that commutation problems occur between the transistors of the inverter.

Tyto nedostatky odstraňuje v převážné míře zapojení budičích obvodů tranzistorového střídače podle vynálezu. Signálová vstupní svorka zapojení je spojena se druhým výstupem druhého hradla, jehož výstup je spojen se druhým pólem časovacího kondenzátoru a se vstupem třetího hradla. Výstup třetího hradla je spojen se druhým vývodem zpětnovazebního odporu a se druhým vývodem korekčního odporu. První vývod korekčního odporu je spojen s katodou oddělovací diody, jejíž anoda je spojena s prvním vývodem zpětnovazebního odporu, s prvním pólem časovacího kondenzátoru a se vstupem prvního hradla. Výstup prvního hradla je spojen s prvním vstupem druhého hradla.These drawbacks are largely eliminated by the connection of the drive circuits of the transistor inverter according to the invention. The wiring signal input terminal is coupled to a second output of the second gate whose output is coupled to the second pole of the timing capacitor and to the input of the third gate. The output of the third gate is connected to the second feedback resistor terminal and the second correction resistor terminal. The first correction resistor terminal is connected to the cathode of the diode, the anode of which is connected to the first feedback resistor terminal, the first terminal of the timing capacitor, and the first gate input. The output of the first gate is connected to the first input of the second gate.

Podstata vynálezu spočívá v tom, že signálová vstupní svorka zapojení je spojena přes zpoždovací odpor s prvním pólem zpoždovacího kondenzátoru, se vstupem monostabilního klopného obvodu, se čtvrtým vstupem šestého hradla a se čtvrtým vstupem sedmého hradla. Třetí vstup sedmého hradla je spojen s výstupem třetího hradla a se vstupem čtvrtého hradla jehož výstup je spojen se třetím vstupem šestého hradla. Výstup šestého hradla je stejně jako výstup sedmého hradla spojen přes přiřazený omezovači odpor s bází přiřazeného zesilovacího tranzistoru, jehož emitor je spojen s první kladnou napájecí svorkou zapojení, se kterou je spojen též emitor invertujícího tranzistoru.The principle of the invention is that the signal input terminal of the circuit is connected via a delay resistor to the first pole of the delay capacitor, the monostable flip-flop input, the fourth input of the sixth gate and the fourth input of the seventh gate. The third entrance of the seventh gate is connected to the exit of the third gate and the entrance of the fourth gate whose output is connected to the third entrance of the sixth gate. The output of the sixth gate, like the output of the seventh gate, is connected via an associated limiting resistor to the base of the associated amplifier, whose emitter is connected to the first positive power terminal of the circuit, to which the emitter of the inverting transistor is also connected.

Kolektor každého zesilovacího tranzistoru je připojen k jemu přiřazenému krajnímu vývodu primárního vinutí oddělovacího transformátoru. Krajní vývody sekundárního vinutí oddělovacího transformátoru jsou spojeny přes jim přiřazené usměrňovači diody s jedním vývodem bázového odporu. Druhý vývod bázového odporu je spojen s katodou první ochranné diody, a anodou inverzní diody, s prvním vývodem prvního svodového odporu a s bází prvního výkonového tranzistoru, jehož kolektor je spojen s kladnou přívodní svorkou zapojení, s kolektorem druhého výkonového tranzistoru, s katodou zpětné diody a s prvním pólem komutačního kondenzátoru.The collector of each boost transistor is connected to its associated terminal of the primary winding of the isolation transformer. The extreme terminals of the secondary winding of the isolation transformer are connected via their associated rectifier diodes to one base resistance terminal. The second base resistor terminal is coupled to the cathode of the first protective diode, and the anode of the inverse diode, the first terminal of the first leakage resistor, and the base of the first power transistor whose collector is coupled to the positive wiring terminal, the collector of the second power transistor. the first pole of the commutation capacitor.

Druhý pól komutačního kondenzátoru je spojen přes komutační odpor se zápornou přívodní svorkou zapojení, s emitorem druhého výkonového tranzistoru, s anodou zpětné diody, se druhým vývodem prvního svodového odporu, se druhým vývodem druhého svodového odporu, se druhým vývodem sekundárního impulsního transformátoru a s anodou třetí ochranné diody. Katoda třetí ochranné diody je spojena s anodou druhé ochranné diody, jejíž katoda je spojena s bází druhého výkonového tranzistoru, s emitorem prvního výkonového tranzistoru, se středním vývodem sekundárního vinutí oddělovacího transformátoru, s prvním vývodem druhého svodového odporu a s anodou první ochranné diody. Katoda inverzní diody je spojena s katodou Zenerovy diody, jejíž anoda je spojena s prvním vývodem sekundárního vinutí impulsního transformátoru. Druhý vývod primárního vinutí impulsního transformátoru je spojen s anodou nulové diody a přes předřadný odpor je spojen se druhou kladnou napájecí svorkou zapojení.The second pole of the commutating capacitor is connected via a commutation resistor to the negative wiring terminal, to the second power transistor emitter, to the reverse diode anode, to the second terminal of the first leakage resistor, to the second terminal of the second leakage resistor, to the second terminal of the secondary pulse transformer diodes. The cathode of the third protective diode is coupled to the anode of the second protective diode, the cathode of which is connected to the base of the second power transistor, the emitter of the first power transistor, the middle terminal of the secondary winding of the isolation transformer. The inverse diode cathode is connected to the cathode of the Zener diode, the anode of which is connected to the first terminal of the secondary winding of the pulse transformer. The second terminal of the primary winding of the pulse transformer is connected to the anode of the neutral diode and is connected to the second positive supply terminal of the wiring via a series resistor.

První vývod primárního vinutí impulsního transformátoru je spojen s katodou nulové diody a s kolektorem impulsního tranzistoru jehož emitor je spojen s nulovým potenciálem, se kterým je též spojen druhý pól zpoždovacího kondenzátoru a střední vývod primárního vinutí oddělovacího transformátoru. Báze impulsního tranzistoru je spojena přes třetí omezovači odpor s kolektorem invertujícího tranzistoru, jehož báze je spojena přes čtvrtý omezovači odpor s výstupem pátého hradla. První vstup pátého hradla je spojen s nulovací vstupní svorkou zapojení, se druhým vstupem šestého hradla a se druhým vstupem sedmého hradla. První vstup sedmého hradla je spojen s prvním vstupem šestého hradla a s inverzním výstupem monostabilního klopného obvodu, jehož neinverzní výstup je spojen se zavírací výstupní svorkou zapojení. Zavírací vstupní svorka zapojení je spojena se druhým vstupem pátého hradla.The first terminal of the primary winding of the pulse transformer is connected to the cathode of the zero diode and to the collector of the pulse transistor whose emitter is connected to the zero potential, to which the second pole of the delay capacitor is connected. The base of the pulse transistor is connected via a third limiting resistor to the collector of an inverting transistor whose base is connected via a fourth limiting resistor to the output of the fifth gate. The first input of the fifth gate is connected to the reset input terminal of the wiring, the second input of the sixth gate and the second input of the seventh gate. The first input of the seventh gate is connected to the first input of the sixth gate and to the inverse output of the monostable flip-flop whose non-inverse output is connected to the closing output terminal of the wiring. The closing input terminal of the wiring is connected to the second input of the fifth gate.

Výhodou zapojení podle vynálezu je, že se vytváří takové funkční vlastnosti, které umožňují vytvoření přesně definovaných řídicích a zavíracích pulsů při použití výkonových tranzistorů a snižují se komutační ztráty. Zvyšuje se též spolehlivost střídače. Toto zapojení též umožňuje nastavit libovolně nízkou pracovní frekvenci a případně pracovní frekvenci nulovou. Zapojení umožňuje použít oddělovacích transformátorů, které mají malé rozměry a malý počet závitů, jejichž výroba je snadná a nenáročná a u kterých se dociluje vysoké elektrické pevnosti mezi primárním a sekundárním vinutím.The advantage of the circuitry according to the invention is that such functional properties are created that allow the generation of precisely defined control and closing pulses using power transistors and reduce commutation losses. The reliability of the inverter also increases. This connection also allows to set any freely operating frequency and possibly zero operating frequency. The circuitry allows the use of isolation transformers which are small in size and have a small number of turns, which are easy and inexpensive to manufacture and which achieve high electrical strength between the primary and secondary windings.

Příklad zapojení budicích obvodů tranzistorového střídače podle vynálezu je znázorněn schematicky na připojeném výkrese.An example of connecting the driving circuits of the transistor inverter according to the invention is shown schematically in the attached drawing.

Pro jednofázový střídač je blok zapojení podle vynálezu použit celkem čtyřikrát a tyto čtyři bloky jsou zapojeny v můstku. Pro trojfázový střídač se využije šesti bloků, zapojených do trojfázového můstku. Pro jednoduchost je popis i výkres přizpůsoben pro jeden blok. V popisu je odkaz i na další bloky, které nejsou na výkrese znázorněny.For a single-phase inverter, the circuit block according to the invention is used four times in total and these four blocks are connected in the bridge. Six blocks connected to a three-phase bridge are used for the three-phase inverter. For simplicity, the description and the drawing are adapted for one block. Reference is made in the description to other blocks not shown in the drawing.

Signálová vstupní svorka 01 zapojení je spojena se druhým vstupem 021 druhého hradla 2_, jehož výstup 023 je spojen se druhým pólem časovacího.kondenzátorů 40 a se vstupem třetího hradla. Výstup třetího hradla £ je spojen se druhým vývodem zpětnovazebního odporu 41 a se druhým vývodem korekčního odporu 42 jehož první vývod je spojen s katodou oddělovací diody 43 Anoda oddělovací diody 43 je spojena s prvním vývodem zpětnovazebního odporu 41, s prvním pólem časovacího kondenzátorů 40 a se vstupem prvního hradla ]_.The wiring signal input terminal 01 is coupled to the second input 021 of the second gate 2, whose output 023 is coupled to the second pole of the timing capacitors 40, and to the third gate input. The output of the third gate 6 is connected to the second output of the feedback resistor 41 and the second output of the correction resistor 42, the first output of which is connected to the cathode of the separation diode 43 The anode of the separation diode 43 is connected to the first output of the feedback resistor 41. input of the first gate].

Výstup prvního hradla £ je spojen s prvním vstupem 021 druhého hradla. Signálová vstupní svorka 01 zapojení je též spojena přes zpoždovací odpor 39 s prvním pólem Zpožďovacího kondenzátorů £8, se vstupem 371 monostabilního klopného obvodu 37, se čtvrtým vstupem 64 šestého hradla £ a se čtvrtým vstupem 74 sedmého hradla ]_. Třetí vstup 73 sedmého hradla T_ je spojen s výstupem třetího hradla 3 a se vstupem čtvrtého hradla 4_. Výstup čtvrtého hradla £ je spojen se třetím vstupem 63 šestého hradla 6. Výstup 65 šestého hradla 6 je stejně jako výstup 75 sedmého hradla 7_ spojen přes přiřazený omezovači odpor IQ, 8 s bází přiřazeného zesilovacího tranzistoru 11, £. Emitory obou zesilovacích tranzistorů 11, 9 3^SOU spojeny se sekundární napájecí svorkou 07 napojení, na které je napájecí napětí například +5 V. Kolektor každého zesilovacího tranzistoru 9, 11 je připojen k jemu přiřazenému krajnímu vývodu primárního vinutí 12a oddělovacího transformátoru 12 . Krajní vývody sekundárního vinutí oddělovacího transformátoru 12 jsou spojeny přes jim přiřazené usměrňovači diody £3, 14 s jedním vývodem bázového odporu 15The output of the first gate 6 is connected to the first inlet 021 of the second gate. The wiring signal input terminal 01 is also coupled via a delay resistor 39 to the first pole of the delay capacitors 48, the input 371 of the monostable flip-flop 37, the fourth input 64 of the sixth gate 8 and the fourth input 74 of the seventh gate. The third inlet 73 of the seventh gate T is connected to the outlet of the third gate 3 and the inlet of the fourth gate 4. The output of the fourth gate 6 is coupled to the third input 63 of the sixth gate 6. The output 65 of the sixth gate 6, like the output 75 of the seventh gate 7, is coupled via the associated limiting resistor 10, 8 to the base of the associated amplifier. The emitters of both amplifier transistors 11, ⁹³ are connected to a secondary supply terminal 07 of a connection to which the supply voltage is, for example, +5V. The extreme terminals of the secondary winding of the isolation transformer 12 are connected via their associated rectifier diodes 38, 14 to a single terminal of the base resistor 15.

Druhý vývod bázového odporu 15 je spojen s katodou první ochranné diody 19, s anodou inverzní diody £8, s prvním vývodem prvního svodového odporu 21, a s bází prvního výkonového tranzistoru 16 . Kolektor prvního výkonového tranzistoru 16 je spojen s kladnou přívodní svorkou 05 zapojení, s kolektorem druhého výkonového tranzistoru 20, s katodou zpětné diody 26 a s prvním pólem komutačního kondenzátorů 25. Druhý pól komutačního kondenzátorů 25 je spojen přes komutační odpor 27 se zápornou přívodní svorkou 06 zapojení, s emitorem druhého výkonového tranzistoru 20, s anodou zpětné diody 26, se druhým vývodem prvního svodového odporu 21, se druhým vývodem druhého svodového odporu 22, se druhým krajním vývodem sekundárního vinutí 30b impulsního transformátoru 30 a s anodou třetí ochranné diody 24. Její katoda je spojena s anodou druhé ochranné diody 23, jejíž katoda je spojena s bází druhého výkonového tranzistoru 20, s emitorem prvního výkonového tranzistoru 16, se středním vývodem sekundárního vinutí 12b oddělovacího transformátoru 12, s prvním vývodem druhého svodového odporu 22 a s anodou první ochranné diody 19.The second terminal of the base resistor 15 is coupled to the cathode of the first protective diode 19, the anode of the inverse diode 48, the first terminal of the first leakage resistor 21, and the base of the first power transistor 16. The collector of the first power transistor 16 is coupled to the positive wiring terminal 05, the collector of the second power transistor 20, the cathode of the reverse diode 26, and the first pole of the commutating capacitors 25. The second pole of the commutating capacitors 25 is coupled via the commutation resistor 27 to the negative wiring terminal 06 with the emitter of the second power transistor 20, the anode of the reverse diode 26, the second terminal of the first leakage resistor 21, the second terminal of the second leakage resistor 22, the second outer terminal of the secondary winding 30b of the pulse transformer 30 and the anode of the third protective diode 24. coupled to the anode of the second protective diode 23, the cathode of which is coupled to the base of the second power transistor 20, the emitter of the first power transistor 16, the middle terminal of the secondary winding 12b of the isolation transformer 12, the first terminal of the second leakage resistor 22 and LEDs 19.

♦»♦ »

Katoda inverzní diody 18 je spojena s katodou Zenerovy diody 17, jejíž anoda je spojena s prvním vývodem sekundárního vinutí 30b impulsního transformátoru 30. Druhý vývod primárního vinutí 30a impulsního transformátoru 30 je spojen s anodou nulové diody 31 a přes předřadný odpor 32 se druhou kladnou napájecí svorkou 08, na které je napájecí napětí o úrovni 15 V. První vývod primárního vinutí 30 a impulsního transformátoru 30 je spojen s katodou nulové diody 31 a s kolektorem impulsního tranzistoru 33, jehož emitor je spojen s nulovým potenciálem.The cathode of the inverse diode 18 is connected to the cathode of the Zener diode 17, the anode of which is connected to the first terminal of the secondary winding 30b of the pulse transformer 30. The second terminal of the primary winding 30a of the pulse transformer 30 is connected to the anode The first terminal of the primary winding 30 and the pulse transformer 30 is connected to the cathode of the neutral diode 31 and to the collector of the pulse transistor 33, the emitter of which is connected to the zero potential.

S nulovým potenciálem je též spojen druhý pól zpožáovacího kondenzátoru 38, střední vývod primárního vinutí 12a oddělovacího transformátoru 12. Báze impulsního tranzistoru £3 je spojena přes třetí omezovači odpor 34 s kolektorem invertujícího trangistoru 35, jehož báze je spojena přes čtvrtý omezovači odpor 36 s výstupem 53 pátého hradla !>. První vstup 51 pátého hradla J5 je spojen s nulovací vstupní svorkou 03 zapojení, se druhým vstupem 62 šestého hradla 6 a se druhým vstupem 72 sedmého hradla ]_. První vstup 71 sedmého hradla 7 je spojen s prvním vstupem 61 šestého hradla (Sas inverzním výstupem 372 monostabilního klopného obvodu 37, jehož neinverzní výstup 373 je spojen se zavírací výstupní svorkou 04 zapojení. Zavírací vstupní svorka 02 zapojení je spojena se druhým vstupem 52 pátého hradla 5.The second pole of the delay capacitor 38 is also connected to the zero potential, the middle terminal of the primary winding 12a of the isolation transformer 12. The base of the pulse transistor 36 is connected via a third limiting resistor 34 to the collector of the inverting transistor 35. 53 fifth gate!>. The first input 51 of the fifth gate 15 is connected to the reset input terminal 03 of the wiring, the second input 62 of the sixth gate 6 and the second input 72 of the seventh gate 10. The first input 71 of the seventh gate 7 is connected to the first input 61 of the sixth gate (Sas by inverse output 372 of the monostable flip-flop 37, whose non-inverse output 373 is connected to the closing output terminal 04 of the wiring). 5.

Zapojení pracuje takto. Řídicí signál se přivádí na signálovou vstupní svorku 01 zapojení. Tímto signálem se odblokuje multivibrátor. Multivibrátor tvoří první hradlo £, druhé hradlo 2_, třetí hradlo 3, zpětnovazební odpor 41, korekční odpor 42, časovači kondenzátor 40 a oddělovací dioda 43. Tím se řídicí signál převede na sled obdélníkových impulsů o frekvenci řádově desítek kHz. Z výstupu třetího hradla 3 se tyto impulsy přivádějí na třetí vstup 73 sedmého hradla 7 a jednak na vstup čtvrtého hradla 4., ve kterém se invertují a přivádějí v protifázi na třetí vstup 63 šestého hradla 6^.The wiring works as follows. The control signal is applied to the wiring signal input terminal 01. This signal unlocks the multivibrator. The multivibrator comprises a first gate 6, a second gate 2, a third gate 3, a feedback resistor 41, a correction resistor 42, a timing capacitor 40 and a decoupling diode 43. This translates the control signal into a sequence of rectangular pulses of the order of tens of kHz. From the output of the third gate 3, these pulses are applied to the third inlet 73 of the seventh gate 7 and, secondly, to the inlet of the fourth gate 4, in which they are inverted and fed in counter-phase to the third input 63 of the sixth gate 6.

Z výstupu 65 šestého hradla 6 se přes druhý omezovači odpor 10 budí druhý zesilovací tranzistor jú. Z výstupu 75 sedmého hradla T_ se přes první omezovači odpor 8 budí první zesilovací tranzistor 9. Z kolektorů obou zesilovacích tranzistorů 9_, 11 se signál přivádí na primární vinutí 12a oddělovacího transformátoru 12. Signál ze symetrického vinutí 12b oddělovacího transformátoru 12 se dvoucestně usměrňuje usměrňovacími diodami 13, 14 a přes bázový odpor 15 přichází na bázi prvního výkonového tranzistoru 16, který tak otevírá proti emitoru.From the output 65 of the sixth gate 6, a second amplifier transistor 6 is energized via the second limiting resistor 10. The first amplifier transistor 9 is driven from the output 75 of the seventh gate T1 via a first limiting resistor 8. From the collectors of the two amplifier transistors 9, 11, the signal is applied to the primary winding 12a of the isolation transformer 12. 13, 14 and via base resistor 15, it is based on the first power transistor 16, which thus opens against the emitter.

Tím současně otevírá i druhý výkonový tranzistor 20, zapojený v Darlingtonově zapojení.This also opens the second power transistor 20 connected in the Darlington circuit.

V tranzistorovém střídači jsou v jedné větvi mezi napájecím napětím zapojeny v sérii dva tyto bloky výkonových tranzistorů. V první větvi jsou to oba výkonové tranzistory 16 a 20 s přirozenými budicími obvody. Výkonové tranzistory druhé větve nejsou na výkrese znázorněny. Aby nedocházelo ke zkratu na napájecím napětí při komutaci výkonových tranzistorů z obou větví nesmí například první výkonový tranzistor 16 sepnout, dokud se druhý výkonový tranzistor neuzavřel ve druhé větvi střídače /která není na výkrese znázorněna/ neuzavřel.In a transistor inverter, two of these power transistor blocks are connected in series between the supply voltages. In the first branch, these are both power transistors 16 and 20 with natural excitation circuits. The power transistors of the second branch are not shown in the drawing. To avoid a short circuit to the supply voltage when commuting the power transistors from both branches, for example, the first power transistor 16 must not switch until the second power transistor has closed in the second inverter branch (not shown in the drawing).

Tato funkce je zajištěna následovně. Od náběžné hrany řídicího impulsu se spouští přes zpoždujíoí RC člen vytvořený ze zpožáovacího kondenzátoru 38 a zpožáovacího odporu 39 monostabilní klopný obvod 37, šesté hradlo a sedmé hradlo ]_· NC člen odstraňuje vliv zpoždění náběhu multivibrátoru. V monostabilním klopném obvodu 37 se vytvoří impuls o délce řádově mikrosekund. Tento impuls se přivede z neinertního výstupu 372 monostabilního klopného obvodu 37 na první vstup 61 šestého hradla 6 a na první vstup 71 sedmého hradla T_, kde se jím zablokuje průchod řídicího signálu. Z inveraního výstupu 373 monostabilního klopného obvodu 37 se vede inverzní impuls na zavírací výstupní svorku 04 zapojení a řídí zavírání výkonových tranzistorů, které jsou zapojeny v sérii ve větvi střídače, která není na výkrese znázorněna. Impuls vytvořený v sériově zapojeném obvodu ve větvi střídače, která není na výkrese znázorněna a odvozený od náběžné hrany jeho řídicího signálu se přivádí na zavírací vstupní svorku 02 zapojení. Náběžná hrana řídicího signálu pro obvod zapojený v sérii, který není na výkrese znázorněn, je totožná se závěrnou hranou řídicího signálu /zapojení, které je znázůrněno na výkrese/. Impuls ze zavírací vstupní svorky 02 se přivádí na druhý vstup 52 pátého hradla 5 ó z jeho výstupu 53 se vede přes čtvrtý omezovači odpor 36 na bázi invertuj ícího tranzistoru 3_5. Primární vinutí 30a impulsního transformátoru 30, zapojené v kolektoru impulsního tranzistoru 33 se napájí ze druhé kladné napájecí svorky 08, na které je potenciál 15 voltů. Tím se zvýší napěfová úroveň zavíracího impulsu. V sekundárním vinutí 30b impulsního transformátoru 30 se indukuje záporný impuls, který se vede přes Zenerovu diodu 7 a přes inverzní diodu 18 na bázi prvního výkonového tranzistoru 16 a přes první ochrannou diodu 19 na bázi druhého výkonového tranzistoru 20.This function is provided as follows. The monostable flip-flop 37, the sixth gate and the seventh gate 10 is triggered from the leading edge of the control pulse via a delay RC member formed of a delay capacitor 38 and a delay resistor 39, the sixth gate and the seventh gate. A pulse of the order of microseconds is generated in the monostable flip-flop 37. This pulse is applied from the non-inert output 372 of the monostable flip-flop 37 to the first input 61 of the sixth gate 6 and to the first input 71 of the seventh gate T to block the passage of the control signal. From the inverse output 373 of the monostable flip-flop 37 an inverse pulse is applied to the close output terminal 04 of the wiring and controls the closing of the power transistors that are connected in series in the inverter branch not shown in the drawing. The pulse generated in the series connected circuit in the inverter branch, not shown in the drawing and derived from the leading edge of its control signal, is applied to the wiring closing input terminal 02. The leading edge of the control signal for a circuit connected in series not shown in the drawing is identical to the closing edge of the control signal (wiring shown in the drawing). The pulse from the closing input terminal 02 is applied to the second input 52 of the fifth gate 50 from its output 53 through a fourth limiting resistor 36 based on the inverting transistor 35. The primary winding 30a of the pulse transformer 30 connected to the collector of the pulse transistor 33 is powered from the second positive power terminal 08, at which the potential is 15 volts. This increases the closing pulse voltage level. A negative pulse is induced in the secondary winding 30b of the pulse transformer 30, which is passed through the Zener diode 7 and the inverse diode 18 based on the first power transistor 16 and through the first protective diode 19 based on the second power transistor 20.

Tento záporný impuls zkracuje dobu přesahu při vypínání výkonových tranzistorů 16 a 20. Zavírací výstupní svorka 04 zapojení a zavírací vstupní svorka 02 zapojení, na kterých jsou zavírací impulsy, jsou vždy vzájemně propojeny pro dva sériově zapojené bloky jedné větve tranzistorového střídače. Tím se dosáhne krátké blokování řídicího signálu přicházejícího do bází výkonových tranzistorů 16 a 20, s náběžnou hranou řídicího signálu a vytvoří se záporný impuls za závěrnou hranou řídicího signálu. Tak se zkrátí vypínací časy při komutaci výkonových tranzistorů 16, 20, takže nedochází ke zkratům na napájecím napětí střídače. Spojením nulovací vstupní svorky 03 zapojení s nulovým potenciálem se zablokuje veškerý přenos přes páté hradlo 5, šesté hradlo 6 a sedmé hradlo 7. Všechna tato hradla 5 až 7 se zablokují a zavřou se výkonové tranzistory 16 a 20. Nulovací vstupní signál se přivádí na nulovací vstupní svorku zapojení především při poruše obvodů střídače.This negative pulse shortens the overlap time when the power transistors 16 and 20 are switched off. The wiring closing output terminal 04 and the wiring closing input terminal 02 on which there are closing pulses are always interconnected for two serially connected blocks of one branch of the transistor inverter. This achieves a brief blocking of the control signal coming into the bases of the power transistors 16 and 20, with the leading edge of the control signal, and generating a negative pulse beyond the closing edge of the control signal. In this way, the switch-off times of the power transistors 16, 20 are shortened, so that there is no short-circuit to the supply voltage of the inverter. By connecting the neutral input terminal 03 to the zero potential connection, all transmission through the fifth gate 5, the sixth gate 6 and the seventh gate 7 is blocked. All of these gates 5 to 7 are blocked and the power transistors 16 and 20 are closed. the input terminal wiring, especially in the event of an inverter circuit failure.

Vynálezu se využije u jednofázových a vícefázových střídačů.The invention is applicable to single-phase and multiphase inverters.

Claims

Wiring the transistor inverter circuits where the wiring signal input terminal is connected to a second input of the second gate whose output is connected to the second pole of the timing capacitor and the input of the third gate whose output is connected to the second feedback resistor terminal and the second correction resistor terminal. the first terminal of which is coupled to the cathode of the diode, the anode of which is connected to the first terminal of the feedback resistor, the first pole of the timing capacitor, and the input of the first gate, the output of which is connected to the first input of the second gate; The circuit is connected via a delay resistor (39) to the first pole of the delay capacitor (38) with the input (371) of the monostable flip-flop (37), the fourth input (64) of the sixth gate (6) and the fourth input (74) of the seventh. gate (7), whose third inlet (73) is connected to the output of class the third gate (4), the output of which is connected to the third input (63) of the sixth gate (6), whose output (65), like the output (75) of the seventh gate (7), is connected via an assigned limiter a resistor (10, 8) with a base of the associated amplification transistor (11, 9), the emitter of which is connected to the first positive power terminal (07) of the circuit, to which the emitter of the inverting transistor (35) is connected; 9) is connected to its associated terminal of the primary winding (12a) of the isolation transformer (12), the terminal of the secondary winding of which is connected via their associated rectifier diodes (13, 14) to one base resistance terminal (15), connected to the cathode of the protective diode (19), to the anode of the inverse diode (18), to the first terminal of the first leakage resistor (21), and to the base of the first power transistor (16), the collector of which with connection terminal (05), with collector of second power transistor (20) with cathode of reverse diode (26) and with first pole of commutation capacitor (25), whose second pole is connected via commutation resistor (27) with negative supply terminal (06) wiring, with the emitter of the second power transistor (20), with the anode of the reverse diode (26), with the second terminal of the first leakage resistor (21), with the second terminal of the second leakage resistor (22), with a second terminal of the secondary winding (30b) 30) and an anode of the third protective diode (24), the cathode of which is connected to the anode of the second protective diode (23), the cathode of which is connected to the base of the second power transistor (20), the emitter of the first power transistor (16). winding (12b) of the isolation transformer (12), with the first lead of the second leakage resistor (22) and the anode of the first protective diode (19), and the cathode inverse

245144 of the diode (18) is connected to the cathode of a Zener diode (17), the anode of which is connected to the first terminal of the secondary winding (30b) of the pulse transformer (30), the second terminal of the primary winding (30a) is connected to the anode of the zero diode and via a series resistor (32) with a second positive power terminal (08) and a first primary winding (30a) of the pulse transformer (30) is connected to the cathode of the neutral diode (31) and to the collector of the pulse transistor (33) zero potential, which is also connected to the second pole of the delay capacitor (38) and the middle outlet of the primary winding (12a) of the decoupling transformer (12), and the base of the pulse transistor (33) is connected to the inverting transistor collector (35), the base of which is connected via a fourth limiting resistor (36) to the output (53) of the fifth gate (5), whose first input (51) is connected to the reset terminal (03) with a second input (62) of the sixth gate (6) and a second input (72) of the seventh gate (7), the first input (71) of which is connected to the first input (61) of the sixth gate (6), and the inverse output / 372 (monostable flip-flop circuit), whose non-inverse output (373) is connected to the closing output terminal (04), whose closing input terminal (02) is connected to the second input (52) of the fifth gate (5).