CS245940B1 - Output signal's direct digital evaluation connection for differential capacitive sensing unit - Google Patents

Description

Vynález se týká zapojení pro přímé digitální vyhodnocení výstupního . signálu diferenciálního kapacitního čidla k neelektrických veličin, .zejména tlaku.

Diferenceální'kapacitní čidlo převádí.diferenci neelektrické veličiny, např. . tlaku, působící na pružnou kovovou membránu, na změny elektrické veličiny - kapacity dvojice izolovaných elektrod vůči této memmrráiě. Provedení měrky může rýt symetrické - elektrody jsou umístěny symeericky po obou stranách nebo ' asymeerické - první elektroda má tvar kruhu a druhá tvar mezikruží, obklopuuící první elektrodu. V mezích pružné deformace se účinkem diference tlaku m^i^b^i^iána deformuje do tvaru kulového vrchlíku, tím je přírůstek kapacity.vnitřní elektrody větší než elektrody vnější. Výstupním signálem diferenciálního . kapacitního čidla ' je pak rozdíl kapacit dvou elektrod vůči společné membrr□ěё. Bco zpracování výstupní ho signálu diferenciálních kapacitních čidel se až doposud používá metoda buzeného vyváženého LC mootu, tvořeného ve dvou sousedních větvích kapacitami diferenciálního čidla a most je doplněn dvvoicí vinutí speciálního vysokofrekvenčního transformátoru, . buzeného sinusovým napětím - se stabilní amplitudou. Různý - zdvih kapea^t čidla . jako odezva na změnu měřené neelektrické veličiny působící na m^j^t^b^iánu vede k rozvážení mostu, což má ' za následek deformaci průběhu budícího proudu. Díle je výstupní signál zpracováván fázově citivým detektorem se synchronní detekcí a pomocí integračního zesilovače převáděn na stennosměrné ěapёjí, jež . je - pak obrazem změn kapacit a tím i změn neelektrické ' veličiny působící na membrruěu.

Nevýhodou dosavadního způsobu vyhodnocování výstupního signálu diferenciálního kapacitního čidla je náročná konstrukce a technologie měřícího transformátoru, v podstatné míře ovlivňuj2

245 940 gí výslednéužitné vlastnosti čidla, zejména jeho dlouhodobou a teplotní stabilitu. Právě konstrukce měřícího transformátoru se projevila v konkrétních podmínkách , prakticky nezvládnutelná s ohledem na vysoké nároky na ' dosahovanou přesnost a stabilitu celého měřícího 'systému.

Popisované nedostatky odstraňuje zapojení pro přímé-digitální vyhodnoceni výstupního signálu.diferenciálního kapaaitního čidla podle vynálezu, které . sestává z ' - bloku měrky se dvěma bistabilními klopnými obvody pro převod velikosti kapacit a jejich změn na dobu trvání elektrického. , impulzu a s- ovládacím klopnjm obvodem, bloku klíčovacího obvodu, bloku vratného vícedekádového čítače, bloku ovládacích obvodů čítače, bloku zdroje kalibračního kmitočtu, bloku vyrovnávací paměti, bloku dekodéru, bloku displeje, bloku D/A převodníku,.bloku digitálního komparátoru a bloku pomocných obvodů. Jeho - . poddtata spočívá v tom, že první výstup prvního bistabilního klopného. obvodu je spojen s prvním vstupem ovládacího- klopného obvodu, první výstup druhého bistabilního klopného obvodu je spojen s druhým vstupem-ovládacího klopného obvodu,- první - výstup ovládacího - klopného - obvodu je spojen se vstupem prvního bistabilního klopného- obvodu, druhý výstup-ovládacího - klopného obvodu- je spojen se vstupem druhého bistabilního klopného obvodu,- -druhý výstup prvního bistabilního klopného obvodu je - spojen -s prvním vstupem bloku klíčovacího obvodu a současně se - vstupem bloku -ovládacích obvodů čítače, -druhý výstup - druhého - bistabilního klopného obvodu je spojen - s druhým vstupem - bloku klíčovacího obvodu, první výstup bloku klíčovacího obvodu je spojen s prvním vstupem bloku vratného - vícedekádového-čitače, druhý - výstup bloku klíčovacího obvodu je spojen - s - dridým vstupem - bloku vratného -'vícedekádového čitače, druhý výstup bloku ovládacích -obvodů čitače je spojen s třetím vstupem_&bloku vratného - ' vícedekádového čitače, třetí výstup bloku ovládacích - obvodů čitače - je spojen - -s třetím vstupem bloku - klíčovacího obvodu, - výstup, -bloku zdroje, kalibračního -' kmitočtu je spojen se čtvrtí vstupem -bloku - klíčovacího - obvodu, první výstup -bloku - ovládacích - obvodů -čitače - - je spojen se - - vstupem bloku vyrovnávací pammti, hromadný - Výstup - bloku vratného víiedekadového čitače je- spojen - s hromadným vstupem - bloku vyrovnávací pa^mtí., hromadný výstup - bloku ' - vyrovnávací pammti je spojen s hromadným vstupem bloku dekodéru - - a současně -s hromadným vstupem - bloku digitálního kommprátoru, ' ' ’ s - hromadným - vstupem - bloku D/A

245 940 převodníku a s hromadným vstupem bloku pomocných obvodů, hromadný výstup bloku dekodéru je spojen s hromadným vstupem bloku displeje, blok D/A převodníku je opatřen analogovým výstupem a blok digitálního komparátoru je opatřen digitálním výstupem.

Zapojením pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla podle vynálezu lze dosáhnout rozliáitelnosti až 10“^ pF se stabilitou a přesností lepší než 0^1 %, tedy vlastností vysoko převyšujících vlastnosti současných zapojení s použitím vysokofrekvenčního transformátoru. Zapojení podle vynálezu zaručuje také dokonalou reprodukovatelnost z hlediska výroby i vlastností, jednoduché a jednoznačné seřizování a nastavování.

Na připojených výkresech je znázorněn konkrétní příklad zapojení pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla к měření tlaku, a to na obr. 1i blokové schéma digitálního měřiče, na obr. 2 schéma zapojení bloku měrky digitálního měřiče.

Zapojení sestává z bloku klíčovacího obvodu J), bloku vratného vícedekádového čítače 4> bloku ovládacích obvodů čítače £, bloku zdroje kalibračního kmitočtu é>, bloku vyrovnávací paměti 7, bloku dekodéru 8, bloku displeje bloku D/A převodníku 10, bloku digitálního komparátoru 44» bloku pomocných obvodů 1$ a z bloku měrky 16 s ovládacím klopným obvodem 17, s prvním bištabilním klopným obvodem 2 ^a s druhým bištabilním klopným obvodem 2. První bistabilní klopný obvod 2 ^z hlediska vnitřního zapojení shodný s druhým bištabilním klopným obvodem 2. První kondenzátor kapacitního čidla 122 je spojen přes první nabíjecí odpor 123 s první vstupní svorkou 124» Druhý kondenzátor kapacitního čidla 222 je spojen přes druhý nabíjecí odpor 223 s druhou vstupní svorkou 224. Společný bod prvního nabíjecího odporu 123 a prvního kondenzátoru kapacitního čidla 122 je dále spojen s kolektorem 125 prvního klíčovacího tranzistoru 121, s invertujícím vstupem 116 prvního napěťového komparátoru 113 a s invertujícím vstupem 119 druhého napěťového komparátoru 117» Společný bod druhého nabíjecího odporu 223 a druhého kondenzátoru kapacitního čidla 222 je dále spojen s kolektorem 225 druhého klíčovacího tranzistoru 221, s invertujícím vstupem 216 třetího napěťového komparátoru 213 a s invertujícím vstupem 219 čtvrtého napěťového komparátoru 217« Báze 127 prvního klíčovacího tranzistoru 121 je spojena se vstupem 12 prvního bis- 4 245 940 tabilního klopného obvodu 2· Báze 227 drahého klíčovacího tranzistoru 221 Je spojena se vstupem 22 druhého bistabilního klopného obvodu 2. Výstup 114 prvního napěťového komparátoru 113 je spojen se vstupem R 111 prvního bistabilního klopného obvodu typu R-S 110a současně s prvním výstupem 11 prvního bistabilního klopného obvodu 2· Výstup 214 třetího napěťového komparátoru 213 je spoje i£e vstupem R 211 druhého bistabilního klopného obvodu typu R-S 210 a současně s prvním výstupem 21 druhého bistabilního klopného obvodu 2. Výstup 118 druhého napěťového komparátoru 117 je spojen se vstupem S 112 prvního bistabilního klopného obvodu typu R-S 110. Výstup 218 čtvrtého napěťového komparátoru 217 je spojen se vstupem S 212 druhého bistabilního klopného obvodu typu R-S 210. Výstup Q 128 prvního bistabilního klopného obvodu typu R-S 110 je spojen s druhým výstupem 13 prvního bistabilního klopného obvodu 2· Výstup Q 228 druhého bistabilního klopného obvodu typu R-S 210 jo spojen s druhým výstupem 23 druhého bistabilního klopného obvodu 2. První výstup 11 prvního bis·;· tabilního klopného obvodu 2 J® spojen s prvním vstupem 171 ovládacího klopného obvodu 17> první výstup 21 druhého bistabilního klopného obvodu 2 je spojen s druhým vstupem 172 ovládacího klopného obvodu 21» první výstup 173 ovládacího klopného obvodu 17 je spojen se vstupem 12 prvního bistabilního klopného obvodu 2» druhý výstup 174 ovládacího klopného obvodu 17 je spojen se vstupem 22 druhého bistabilního klopného obvodu 2, druhý výstup 13 prvního bistabilního klopného obvodu 2 je spojen s prvním vstupem 31 bloku klíčovacího obvodu 2 a současně se vstupem 51 bloku ovládacích obvodů čítače £, druhý výstup 23 druhého bistabilního klopného obvodu 2 je spojen s druhým vstupem 32 bloku klíčovacího obvodu 2» první výstup 33 bloku klíčovacího obvodu 2 je spojen s prvním vstupem 41 bloku vratného vícedekádového čitače 4, druhý výstup 34 bloku klíčovacího obvodu 3 je spojen s druhým vstupem 42 bloku vratného vícedekádového čítače 4, druhý výstup 53 bloku ovládacích obvodů čitače 2 J® spojen s třetím vstupem 43 bloku vratného vícedekádového čitače 4, třetí výstup 54 bloku ovládacích obvodů čitače 2 j® spojen s třetím vstupem 35 bloku klíčovacího obvodu 2» výstup 61 bloku zdroje kalibračního kmitočtu 6 je spojen se Čtvrtým vstupem 36 bloku klíčovacího obvodu 2> první výstup 52 bloku ovládacích obvodů čitače 2 j® spojen se vstupem 72 bloku vyrovnávací paměti 2» hromadný výstup 44 bloku vratného vícedekádového čitače 4 je spojen s hromadným vstupem 71 bloku vyrovnávací paměti 2, hromadný výstup 73 bloku vyrovnávací paměti 2

245 940 je spojen s hromadným vstupem 81 bloku dekodéru 8 a současně s hromadným vstupem ' 141 bloku digitálního komppaátoru 14. s hromadným vstupem 101 bloku D/A převodníku 10 a s hromadným vstupem 151 bloku pomociných obvodů 15. hromadný - výstup 82 bloku dekodéru 8 je spojen s hromadným vstupem 91 bloku displeje - — blok D/A převodníku 10 je opatřen analogovém výstupem ' 102 - a blok digitálního komppaátoru 14 je opatřen digitálním výstupem 142.

Zapojení funguje na principu triumfomace ' kapacit izolovaných elektrod kapacitního - čidla .vůči ' společné elektrodě tvořené memmránou na změny délky elektrického impáLzu - a následného Čistě digitálního vyhodnocení rozdílu dob txvání těchto impuLzů, ječ je obrazem změn mmřené neelektrické veličiny působící na mernmrmu.

První kondensátor kapacitního čidla 122 a druhý kondensátor kapacitního čidla 222 jsou jedním vývodem spojeny s nulovým potenciáeem, . který . je pro oba kondensátory - společný. Druhý vývod prvního kondensátoru kapacitního čidla 122 . je nabíjen přes první nabíjecí odpor 123 z první vstupní svorky 124. na niž je - přivedeno kladné napájecí napětí -+ϋ_ΛΛ. Druhý vývod druhého kondenzá-vv toru kapacitního čidla 222 je nabíjen přes druhý nabíjecí odpor 223 z druhé vstupní svorky 224. na niž je přivedeno kladné napájecí napětí +U_CQ. Společný - bod prvního kondensátoru - kapacitního čidla 122 a prvního nabíjecího odporu 123 - je spojen s kolektorem 125 prvního klíčovacího tranzistoru 121. Společný bod druhého kondennátoru kapacitního čidla 222 a druhého nabíjecího odporu 223 je spojen s kolektorem 225 druhého klíčovacího tranzistoru 221. Eiritor 126 prvního klíčovacího tranzistoru 121 a emtor 226 druhého klíč ovací ho tranzistoru 221 jsou připojeny na záporné napájecí - napětí -U„. Při sepnutém prvním klíčovacím tranzistoru 121 je první kondensátor kapacitního čidla 122 nabit na napětí ~U?_c, při sepnutém druhém klíčovacím tranzistoru .-221 - je na toto napětí nabit druhý kondenzátor kapacitního čidla 222. Při vypnutí prvního klíč ovacího tranzistoru 121 v čase t_Q se - začne nabíjet první kondensátor kapacitního čidla 122. při vypnutí druhého klíčovacího tranzistoru 221 v čase - t_Q se začne nabíjet druhý kapacitního čidla 222. Napětím na prvním kondensátoru kapacitního - - čidla 122 je řízena dvojce prvního a druhého napěťového kommarátoru 113. 117. - napětím na druhém konden- 6

245 940 zátoru kapacitního čidla 222 je řízena dvojice třetího a čtvrtého napětového komparátoru 213« 217. První a druhý napěíový komparátor 113« 117 pak řídí první bistabilní klopný obvod typu R-S 110 tak, že překročí-li velikost řídícího napětí hodnotu referenčního napětí U_ref, překlopí druhý napětový komparátor 117 první bistabilní klopný obvod typu R-S 110 do stavu log.”1“. Třetí a čtvrtý napěíový komparátor 213« 217 řídí druhý bistabilní klopný obvod typu R-S 210 obdobně, tj. překročí-li velikost řídícího napětí hodnotu referenčního napětí “^u _rejM překlopí čtvrtý napětový komparátor 217 druhý bistabilní klopný obvod typu R-S 210 do stavu log. **1. Napětí, na prvním a druhém kondenzátoru kapacitního čidla 122« 222 roste dál, až dosáhne velikosti +U_pef. V tom okamžiku překlopí první napěíový komparátor 113 první bistabilní klopný obvod typu R-S 110 a třetí napětový komparátor 213 druhý bistabilní klopný obvod typu R-S 210 zpět do stavu log. ”0”. Doba trvání impulzu je tedy za konstantních podmínek dána pouze velikostí kapacity prvního a druhého kondenzátoru kapacitního čidla 122« 222. Po proběhnutí popsaného cyklu zajistí ovládací klopný obvod 17. že prostřednictvím vypnutí prvního klíčovacího tranzistoru 121 je spuštěno nabíjení druhého kondenzátoru kapacitního čidla 222 a dále je první klíčovací tranzistor 121 uveden do vodivého stavu, čímž se první kondenzátor kapacitního Čidla 122 opět nabije na napětí -и_лл a je v tomto stavu udržován až do nabití prvního kondenzátoru kapacitního čidla 122 na napětí +U_peí, kdy je ukončeno trvání impulzu a celý cyklus opět začíná jako v čase t_Q.

V elektrických impulzech na druhém výstupu 13 prvního bistabilního klopného obvodu 1 a na druhém výstupu 23 druhého bistabilního klopného obvodu 2, je tedy v digitální formě informace o velikosti kapacit elektrod prvního a druhého kondenzátoru kapacitního čidla 122. 222 vůči společné elektrodě tvořené kovovou membránou. Pro vyhodnocení rozdílu délky kyvů prvního a druhého bistabilnxho klopného obvodu 1.» 2. je již jednoduše využito prostředků číslicové techniky.

Na čitací první a druhý vstup 41. 42 bloku vratného vícedekádového čitače £ o čtyřech dekádách je přiváděn prostřednictvím kííčovacích hradel sled výstupních impulzů spolu s referend ním kmitočtem f_reí, jenž je mnohem větší než opakovači kmitočet vázané dvojice prvního a druhého bistabilního klopného obvodu

245 940 £, 2. ' Zbytkový . obsah bloku vratného ' . vícedekádového ' čitače £ po průběhu jednoho . cyíkLu, při kterém se blok vratného vícedekádového čitače £ po dobu trvání impoLzu na druhém výstupu 13 prvního bistabiLníího klopného obvodu j. naplňuje. a '. po dobu trvání impnLzu na druhém výstupu 23 druhého bistabilního klopného obvodu . 2 vyprazdňuje, je . úměrný rozdílu dób trvání impnLzů a tedy i rozdílu elektrod prvního a druhého . kondenzátoru kapacitního čidla 122. 22(2.

Velikostí. referenčního kmitočtu ref lze pak v širokých mezích ovlivňovat citlivost a rozlišovací schopnost měření a tak kalibrovat reálné diferenciální kapacitní čidlo v libovolných jednotkách. Podstatného zvýšení citlivosti lze dosáhnout též zvyšováním počtu cyklů měření, kdy se zbytkový obsah bloku vratného vicedlkádového čitače £ zvyšuje s počtem proběhlých měřících cyklů.

Informace o obsahu bloku vratného vícedekádového čitače £ je přístupná na hromadném výstupu 44 bloku vratného vícldekádového čitače £ a lze ji jednoduše zobrazit pomocí standardního zapojení bloku vyrovnávací paměěi ' bloku dekodéru 8 a bloku displeje 2·

Zapocení pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla je . . využitelné všude . tam, kde se po^u^ži^£^3:í ke snímání neelektrických veličin kapacitní diferenciální čidla, zejména při měření nízkých tisků.

Claims (1)

1. Zapojení pro přímé digitální vyhodnocení výstupního signálu diferenciálního kapacitního čidla sestávající z - bloku měrky se dvěma bistabilními klopným obvody - pro - převod.velikosti kapacit a jejich změn na dobu trvání elektrického impiULzu a s o- vládacím klopiým obvodem, bloku -klíč ovací ho obvodu, bloku vratného - vícedekádového čitače, bloku ovládacích obvodů čitače, bloku zdroje kalibračního kmtočtu, bloku vyrovnávací paměti, - bloku dekodéru, bloku displeje, bloku D/A převodníku, bloku digitálního kommprátoru- a bloku pomocných obvodů, vyznačené tím, že první výstup- (11) prvního bistabilního klopného- obvodu (1) je spojen s pivním vstupem (171) ovládacího klopného obvodu - (17), prvnívýstup (21) druhého bistabilního - klopného obvodu (2) je spojen s drihýrm vstupem (172) ovládacího klopného obvodu (17), první výstup (173) ovládacího klopného obvodu (17) je spojen se vstupem (12) prvního bistabilního klopného obvodu (1), druhý výstup (174) ovládacího klopného obvodu (17) je spojen - se vstupem (22) druhého - bistabilního klopného obvodu (2), druhý výstup (13) prvního bistabilního klopného obvodu (1) je spojen s prvním vstupem (31) bloku klíčovacího obvodu (3) a současně se vstupem - (51) bloku - ovládacích obvodů čitače (5), druhý výstup (23) druhého bistabilního klopného - obvodu (2) je spojen s druhým vstupem (32) bloku klíčovacího obvodu (3), první výstup (33) bloku klíčovacího obvodu (3) je spojen-s prvním vstupem (41) bloku vratného vícedekádového čitače (4), druhý výstup (34) bloku klíčovacího obvodu (3) je spojen s ' - druhým vstupem - (42) bloku vratného vícedekádového čitače (4), druhý výstup (53) bloku ovládacích obvodů čitače (5) je spojen s třetím vstupem (43) bloku vratného vícedekádového čitače (4), třetí výstup (54) bloku ovládacích obvodů čitače (5) je spojen s třetím vstupem (35) bloku klíčovacího obvodu (3)> výstup (61) l>loku zdroje kalibračního km.točtu (6) je spojen se čtvrým vstupem (36) bloku klíčovacího obvodu (3), první výstup (52) bloku ovládacích obvodů čitače (5) je spojen se vstupem (72) - bloku - vyrovnávací pmmti (7), hromadný výstup (44) bloku - vratného vícedekádového čitače (4) je spojen s hromadným vstupem (71) bloku vyrovnávací paměti (7), hromadný výstup (73) - bloku vyrovnávací pmmti (7) - je spojen s hro9

   245 940 madným vstupem (61) bloku dekodéru (8) a současně s hromadným vstupem (141) bloku digitálního komparátoru (14)» s hromadným vstupem (101) bloku D/A převodníku (10) a s hromadným vstupem (151) bloku pomocných obvodů (15)» hromadný výstup (82) bloku dekodéru (8) je spojen s hromadným vstupem (91) bloku displeje (9)* blok D/A převodníku (10) je opatřen analogovým výstupem (102) a blok digitálního komparátoru (14) je opatřen digitálním výstupem (142)·