CS245241B1 - Power transistor's contacts layout - Google Patents
Power transistor's contacts layout Download PDFInfo
- Publication number
- CS245241B1 CS245241B1 CS663084A CS663084A CS245241B1 CS 245241 B1 CS245241 B1 CS 245241B1 CS 663084 A CS663084 A CS 663084A CS 663084 A CS663084 A CS 663084A CS 245241 B1 CS245241 B1 CS 245241B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- contact
- emitter
- functional
- distance
- edge
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Description
(54)(54)
Uspořádání kontaktů výkonového tranzistoruPower transistor contacts arrangement
Účelem vynálezu je zvýšení odolnosti výkonového tranzistoru proti druhému průrazu · Uvedeného účelu se dosáhne uspořádáním kontaktů výkonového tranzistoru, které spočívá v tom, že vzdálenost hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým metalizovaným kontaktem k bázové oblasti od hrany emitorového přechodu je v částech přilehlých k přívodnímu kontaktu funkční emitorové oblasti větší než v ostatních místech proužkového uspořádání struktury. Kromě uvedeného znaku předmětu vynálezu existují i další možné varianty·The purpose of the invention is to increase the resistance of the power transistor to a second breakdown. This is achieved by arranging the contacts of the power transistor in that the edge distance of the strip opening in the oxide cover below the continuous metallized contact to the base region from the edge of the emitter is in portions adjacent the feeder contact of the functional emitter region greater than at other locations in the banded configuration of the structure. In addition to the above feature of the invention, there are other possible variants.
Vynálezu lze využít u výkonových tranzistorů, především u tranzistorů s difuzní bází·The invention can be used in power transistors, especially in diffuse base transistors.
245 241245 241
Výu£Lez se týká uspořádání kontaktů výkonového, tranzistoru, které řeší problém odolnostmi proti druhému . průrazu.The invention relates to a power transistor contact arrangement which solves the problem of resistance to another. breakdown.
Charnakeristicým parametrem výkonového tranzistoru je maximální kolektorová ztráta, . což , je v podstatě výkon, který se při provozu tranzistoru měrní v teplo a který je dán velikostí procházejícího proudu kolektorovým přechodem při určiéém napětí mezi kolektorem a emitorejm. MaX-máliní velikost tohoto výkonu je závislá na konstrukčním uspořádání výkonového tranzistoru jako celku, přičemž se ·klade největší důraz na dokonalý odvod tepla z polovodičového čipu do okolního prostředí. Dckoonilý odvod tepla z čipu je · však podmíněn nutno£>tí homogenního rozložení teploty v ploše čipu v celém rozsahu provozních režimů výkonového tranzistoru, což je v praxi neuslkitečrntelné, nebolí rozložení proudu v objemu čipu výkonového tranzistoru , je již z principiálního hlediska nerovnoměrné. H^o^i^i^c^i^n^iáLní geommtrie čipu výkonových ·tranzistorů je charakteristická rozčleněnou proužkovou strukturou plochy emitoru a k ní rdpooíčterící proužkovou strukturou oblasti báze. Toto · uspořádání je nutné pro dosažení příznivého průběhu závislosti proudového zesilovacího činitele na tmtrI^c^\^é^m proudu, protože respektuje nepříznivý vliv vytlačování em-borového proudu na hrany emitoru v důsledku příčného odporu báze pod em. torem. Tento efekt je významný zejména u tranzistorů s difuzní bází, kde je příčný odpor báze výrazně závislý na velikosti napětí mezi kolektorem · a editorem. Mechanismus vytlačování proudu na hrany emtoru je jedním z hlavních mechanismů, ovlivňujících odolnost' výkonového tranzistoru proti druhému průrazu, protože .plocha a teplota tzv. horkých imst pod tm.trгem jsou funkcí příčného odporu báze.The characteristic parameter of the power transistor is the maximum collector loss,. which is essentially the power that is measured in heat during operation of the transistor, which is given by the magnitude of the current passing through the collector transition at a certain voltage between the collector and the emitter. The low magnitude of this power is dependent on the design of the power transistor as a whole, with the greatest emphasis on perfect heat dissipation from the semiconductor chip to the environment. However, some heat dissipation from the chip is subject to the necessity of a homogeneous temperature distribution across the chip area over the entire range of power transistor operating modes, which is practically insensitive, since the current distribution in the power transistor chip volume is fundamentally uneven. The high geometry of the chip of power transistors is characterized by a discrete banded structure of the emitter surface and, thereto, a diffractive banded structure of the base region. This arrangement is necessary to achieve a favorable course of the current amplification factor on the current, since it respects the adverse effect of the extrusion of the current on the edges of the emitter due to the transverse base resistance below the em. torem. This effect is particularly important for diffuse base transistors, where the transverse resistance of the base is strongly dependent on the magnitude of the voltage between the collector and the editor. The mechanism of extrusion of current to the emitter edges is one of the main mechanisms affecting the resistance of the power transistor against second breakdown, since the surface and temperature of the so-called hot imst below the dark are a function of the transverse resistance of the base.
- 3 245 241- 3 245 241
Stejně závažným mechanismem s nepříznvvm vlivem na odolnost výkonového tranzistoru proti druhému průrazu se jeví parazitní ohřev části emitorové oblasti s přívodním kontaktem jako důsledek velké proudové hustoty em.torového proudu v mmstě na- kontaktovaného přívodu k emtoru. Ohřevem této části eimtoru procházejícím proudem dochází ke vzniku dalšího nerovnoměrného rozložení teploty v horizontální rovině čipu, což spolu s kladnou tepelnou zpětnou vazbou způsobuje podstatné zvýšení teploty čipu pod em.toroAým přívodem a tím i vznik úzce lskaizoovaného horkého msta, které má za následek zhoršení odolnosti výkonového tranzistoru proti druhému průrazu zejména v režimech s velkými. emiton:vými proudy, t.j. při milých napětích mezi emitorem a kolektorem nebo v pulsrrm provozu. Protože k porušení funkce tranzistoru druhým průrazem dojde při lokálním překročení intrinsické teploty v bázové vrstvě, je výše popsaný m^c^l^ž^nis^mus významný zejména u výkonových tranzistorů s milo dotovanou bázovou vrstvou. Tato skutečnost spolu s nerovnoměrným rozložením koncentrace příměsí v bázové vrstvě je hlavní příčinou.nízké sdolnosíti výkonových tranzistorů s difúzní bází proti druhému průrazu ve srovnání s výkonovými tranzistory s homogenní nebo epitaxní bází.The parasitic heating of a part of the emitter area with a lead-in contact appears to be an equally serious mechanism with an unfavorable influence on the resistance of the power transistor against the second breakdown as a result of the high current density of the emitter current in the area of the contacted emitter. Heating of this part of the emitter through the current generates a further uneven temperature distribution in the horizontal plane of the chip, which together with positive thermal feedback causes a substantial increase in the temperature of the chip below the emitter and thus a tightly insulated hot town resulting in deterioration of resistance power transistor against second breakdown, especially in large mode. emiton: high current, that is to say at low voltages between the emitter and the collector or in pulsrrm operation. Since the breakdown of the transistor function by a second breakdown occurs when the intrinsic base layer temperature is exceeded locally, the above described mismatch is particularly important for power transistors with a milled-doped base layer. This, together with the uneven distribution of the concentration of impurities in the base layer, is the main cause of the low level of diffusion base power transistors versus second breakdown compared to power transistors with a homogeneous or epitaxial base.
Známé způsoby, obecně zlepšující odolnost proti druhému průrazu omezením velikosti příčného odporu báze ' pod emito^m /zvýšení koncentrace aktivních příměsí v bázi, zvětšení tloušťky báze/, jsou účinné pouze v oblasti působení mechanismu svazkování eMtorového proudu. Vliv horkého mí^^ta pod emit ořovým přívodem lze ommezt například několikanásobným přívodem k emtoru nebo použitím mnohaeimtorové struktury s vyrovnávacími odpory. Tato opatření však vyžadují buď složitější technologický postup nebo větší pracnost, takže se ' výroba prodražuje.The known methods, generally improving the second breakdown resistance by limiting the amount of transverse base resistance below the emittance (increasing the concentration of active ingredients in the base, increasing the base thickness), are effective only in the area of the eMtor current bonding mechanism. The effect of the hot spot below the emitter inlet can be reduced, for example, by multiple inlet to the emitter or by the use of a multi-reactor equalizer resistor structure. However, these measures require either a more complicated technological process or more labor, so that production becomes more expensive.
Výše'uvedené nedostatky jsou podstatně omezeny uspořádáním kontaktů výkonového tranzistoru podle vynálezu, jehož podstata spočívá v tom, že vzdálenost hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým metalízováným kontaktem k bázové sM-asti od hrany emitorového přechodu je v částech přilehlých k přívodnímu kontaktu funkční em-torové 1Ыаз±1 větší než v ostatních místech proužkového uspořádání struktury.The above-mentioned drawbacks are substantially limited by the arrangement of the contacts of the power transistor according to the invention, which is characterized in that the edge distance of the strip opening in the oxide cover below the continuous metallized contact to the base M-part from the emitter transition edge is functional in portions adjacent the lead-in contact. emitter 1Ыаз ± 1 larger than at other locations in the band structure.
Vzdálenost hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým metalizovaným kontaktem k bázové 1Ыаз11 od hrany emitorového přechodu je v částech přilehlých k přívodnímu kon- 4 245 241 taktu funkční emtorové oblasti největší a postupně se zmenšuje s rostoucí vzcdáLeností ostatních mst proužkového uspořádání struktury od msta přívodního kontaktu k funkční emtorové oblasti.The distance of the strip opening edge in the oxide cover below the continuous metallized contact to base 1Ы11 from the edge of the emitter transition is greatest at the parts adjacent to the inlet bar of the functional emitter region and decreases gradually with increasing distance of the other strip structures. contact to the functional emitter region.
Proužkové otvory v krycí oxidové vrstvě pod souvislém metalioovaným kontaktem k bázové ob-asti jsou vytvořeny soustavou vzájemně oddělených jectooduchých geometrických obrazců, například obdélníků, jejichž plocha je nejmenší a vzájemná vzdálenost největší v Částech přilehlých k přívodnímu kontaktu funkční editorové oblasti a plocha těchto obrazců se postupně zvětšuje a ' jejich vzájemná vzdálenost zmenšuje s rostoucí vzdáleností ostatních mSt proužkového uspořádání struktury od místa přívodního kontaktu k funkční emtorové oblaati.The band apertures in the oxide cover below the continuous metallized contact to the base region are formed by a set of mutually separated iodo-geometric patterns, e.g. and increases "the distance between them decreases with increasing distance of the other T m band layout structures from the point of contact to supply functional emtorové oblaati.
Podstata vynÚLezu spočívá v smezení vlivu kladné tepelné zpětné vazby na ohřev emitorové obb.asti pod přívodem k emitoru tím způsobem, že zvětšená vzdálenost hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým metalioovaným kontaktem k bázové oblasti od hrany emtorového přechodu v částech přilehlých k - přívodnímu kontaktu funkční editorové oMasti má za následek zvýšení povrchového odporu této části báze a tím i zmenšení proudového zesilovacího činitele. Rozložení proudu v ploše trarzisoroového čipu pak nen homogenní, - ale v okolí emtorového přívodu je hustota proudu a tudíž i oteplení v důsledku tranzistorového jevu mmnší- než v ostatních částech čipu. Tím se do určité mry kombinuje - paradLtní ohřev msta pod editorovým přívodem, což ve svém důsledku přispívá k hreergtizaci teplotního pole v ploše čipu. Vhodným geometrickým uspořádáním kontaktní struktury bázové oH.asti v ostatních místech - čipu /délka a šířka proužkových otvorů v krycí oxidové vrstvě pod souvislým metaliovvaým - kontaktem/ lze účinnost popsaného uspořádání dále zvýšt. Kosticieat vidcLL(эnosti hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým mmtalizovaným kontaktem k bázové obbasti od hrany emtorového přechodu v částech přilehlých k přívodnímu kontaktu funkční editorové vrstvy proti této vzdálenosti v ostatních místech struktury závisí na velikosti koncentrace aktivních příměsí v povrchové vrstvě báze a v praxi se pohybuje v rozmezí od 1,2 do 3,5.SUMMARY OF THE INVENTION is to limit the effect of positive thermal feedback on the heating of the emitter region under the inlet to the emitter by increasing the edge distance of the strip opening in the oxide cover below the continuous metallized contact to the base region from the emitter transition edge in portions adjacent to the inlet. contact of the functional editor area results in an increase in the surface resistance of this part of the base and thus a reduction in the current amplification factor. The current distribution in the area of the trarzisoro chip is then not homogeneous, but in the vicinity of the emitter lead, the current density and hence the temperature rise due to the transistor effect is smaller than in the other parts of the chip. This combines the paradigm warming of the city under the editor's feed to a certain level, which in turn contributes to the hreergtization of the temperature field in the chip area. By suitably geometrically arranging the base structure contact structure at other locations - the chip (length and width of the strip apertures in the oxide cover below the continuous metal contact), the efficiency of the described arrangement can be further enhanced. Kosticieat vidcLL (the edge opening of the strip opening in the oxide cover below continuous mmtalized contact to base obstruction from the edge of the emitter transition in the parts adjacent to the inlet contact of the functional editor layer against this distance at other sites) in practice, it ranges from 1.2 to 3.5.
Vynález zvyšuje odolnost výkonových tranzistorů proti druhému průrazu při zachování stávajících technologických postupůThe invention increases the resistance of the power transistors to a second breakdown while maintaining existing technological processes
245 241 a stejné úrovně pracnosti. U výkonových tranzistorů s dilUzní bází se dosáhne zvýšení sdoSnosti prsti druhému průrazu na úroveň srovnatelnou s odolnootti tranzistorů s epitaxní bází při současném posuinití redukce povolené kolektorové ztráty k vyšším napětím mezi kolektorem a emtor^e^m a zachování výhodných proudových i dynam.ckých parametrů výkonového tranzistoru.245 241 and the same levels of labor. In dilute base power transistors, an increase in finger contact to a second breakdown is achieved to a level comparable to that of epitaxial base transistors, while advancing the reduction of the permissible collector loss to higher voltages between the collector and emitter while maintaining advantageous current and dynamic parameters of the power transistor. .
Příklady uspořádání kontaktů výkonového tranzistoru podle vynálezu jsou znázorněny na připojených obrázcích 1 až 4, kde na obr. 1 je pohled na klasickou proužkovou strukturu.výkonového tranzistoru s vyznačenou dotčenou vynálezem. Na obr. · 2 je detail uspořádání proužkové struktury se zvětšenou vzdáleností hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým metalioovanýfo kontaktem k bázové oblasti od hrany emitorového přechodu, na obr. 3 je deta.1 uspořádání proužkové struktury s proměnnou vzdáleností hrany proužkového otvoru v krycí oxidové vrstvě pod souvislým metalizovaným kontaktem k bázové oblasti od hrany em^^toruvého přechodu a obr. 4 znázorňuje detail uspořádání proužkové struktury, kde jsou proužkové otvory v krycí oxidové vrstvě pod souvislý metalizoraným kontaktem k bázové oUbLasIbi vytvořeny soustavou vzájemně oddělených jednoduchých geometrických obrazců, např. obdélníků.Examples of the arrangement of the contacts of the power transistor according to the invention are shown in the attached Figures 1 to 4, wherein Fig. 1 is a view of a classical band structure of a power transistor with the present invention shown. Fig. 2 is a detail of an arrangement of the band structure with increased edge distance of the band aperture in the oxide cover under continuous metallized contact to the base region from the emitter transition edge; the cover oxide layer below the continuous metallized contact to the base region from the edge of the emitter transition, and FIG. 4 shows a detail of the strip structure arrangement where the strip openings in the cover oxide layer under the continuous metallized contact to the baseLasBiB are formed by a set of spaced simple geometric figures. such as rectangles.
Na obr. 1 ,je pohled na klasickou proužkovou strukturu čipu výkonového tranzistoru s em-tonovými proužky 2 odpovócdijícími proužkovými otvory 2 v krycí oxidové vrstvě pod souvislým meta-Fig. 1 is a view of a classical strip structure of a power transistor chip with emitter strips 2 corresponding to the strip apertures 2 in the oxide cover layer under a continuous meta
l.zooa^jým kontaktem £ k bázové oblasti, s vyznačením hrany emLtorového přechodu 4 a s přívodním kontaktem 5 k funkční emtorové oblasti.1 with a base contact area 6, indicating the edge of the emitter transition 4 and a lead contact 5 to the functional emitter area.
Na obr. 2 je detailní pohled na část proužkové struktury čipu výkonového tranzistoru' z obr. 1, kde je znázorněna vzdálenost d mezi hranou proužkových otvorů 2 v krycí oxidové vrstvě pod souvislým metalioovaným kontaktem 3 k bázové . oblasti a hranou emtorového přechodu 4 a zvětšení této ozdálenosti na 1,2 až 3,5 d v části přilehlé k přívodnímu kontaktu 5 emi-torové funkční sblasti.Fig. 2 is a detailed view of a portion of the band structure of the power transistor chip of Fig. 1, showing the distance d between the edge of the band holes 2 in the oxide cover below the continuous metallized contact 3 to the base. the region and edge of the emitter transition 4 and increasing this distance to 1.2-3.5 d in the portion adjacent to the inlet contact 5 of the emitter functional region.
Na obr. 3 je detailní pohled na část proužkové struktury čipu výkonového tranzistoru z obr. 1, kde .je znázorněna proměnná vzdálenost d mezi hranou proužkových otvorů 2 v krycí oxidové vrstvě pod ' souvislým metalioovaným kontaktem 2 k bázové ob- 6 245 241 lasti a hranou emitorového přechodu 4, přičemž tato vzdálenost je největší v části přilehlé к přívodnímu kontaktu 5, emitorové funkční oblasti a postupně se zmenšuje s rostoucí vzdáleností ostatních míst proužkového uspořádání struktury od místa přívodního kontaktu 5, к funkční emitorové oblasti.Fig. 3 is a detailed view of a portion of the band structure of the power transistor chip of Fig. 1, showing the variable distance d between the edge of the band apertures 2 in the oxide cover below the continuous metallized contact 2 to the base region 6; the edge of the emitter transition 4, this distance being greatest at the portion adjacent to the lead contact 5 of the emitter functional region and gradually decreasing with increasing distance of the other sites of the banded structure from the point of lead contact 5 to the functional emitter region.
Na obr. 4 je detailní pohled na část proužkové struktury čipu výkonového tranzistoru z obr. 1, kde jsou proužkové otvory v krycí oxidové vrstvě pod souvislé metalizované kontaktem к bázové oblasti vytvořeny soustavou vzájemně oddělených jednoduchých geometrických obrazců 6, v tomto případě obdélníků, jejichž plocha je nejmenší a vzájemná vzdálenost největší v částech přilehlých к přívodnímu kontaktu 5 funkční emitorové oblasti a plocha těchto obrazců se postupně zvětšuje a jejich vzájemná vzdálenost zmenšuje s rostoucí vzdáleností ostatních míst proužkového uspořádání struktury od místa přívodního kontaktu í> к funkční emitorové oblasti.Fig. 4 is a detailed view of a portion of the band structure of the power transistor chip of Fig. 1, wherein the band openings in the cover oxide layer under a continuous metallized contact to the base region are formed by a set of mutually spaced simple geometric patterns 6; is the smallest and spaced apart at the portions adjacent to the functional emitter area inlet contact 5 and the area of these patterns gradually increases and their distance decreases with increasing distance of the other strip structure locations from the functional emitter area contact point.
Vynález nalezne uplatnění u výkonových tranzistorů, zejména u výkonových tranzistorů s difuzní bází pro všechny aplikace s vysokéi nároky na odolnost proti druhému průrazu.The invention finds application in power transistors, in particular in diffuse base power transistors for all applications with high second breakdown resistance requirements.
Claims (3)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS663084A CS245241B1 (en) | 1984-09-04 | 1984-09-04 | Power transistor's contacts layout |
| BG7149885A BG46279A1 (en) | 1984-09-04 | 1985-08-19 | Contact layout in power transistor |
| HU332285A HU195363B (en) | 1984-09-04 | 1985-09-02 | Arrangement of terminals for power transistors |
| PL25523285A PL145024B2 (en) | 1984-09-04 | 1985-09-03 | Power transistor contacts arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS663084A CS245241B1 (en) | 1984-09-04 | 1984-09-04 | Power transistor's contacts layout |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS245241B1 true CS245241B1 (en) | 1986-09-18 |
Family
ID=5413794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS663084A CS245241B1 (en) | 1984-09-04 | 1984-09-04 | Power transistor's contacts layout |
Country Status (4)
| Country | Link |
|---|---|
| BG (1) | BG46279A1 (en) |
| CS (1) | CS245241B1 (en) |
| HU (1) | HU195363B (en) |
| PL (1) | PL145024B2 (en) |
-
1984
- 1984-09-04 CS CS663084A patent/CS245241B1/en unknown
-
1985
- 1985-08-19 BG BG7149885A patent/BG46279A1/en unknown
- 1985-09-02 HU HU332285A patent/HU195363B/en not_active IP Right Cessation
- 1985-09-03 PL PL25523285A patent/PL145024B2/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL255232A2 (en) | 1986-07-15 |
| PL145024B2 (en) | 1988-07-30 |
| HU195363B (en) | 1988-04-28 |
| BG46279A1 (en) | 1989-11-15 |
| HUT39031A (en) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192977B2 (en) | Power semiconductor device | |
| KR100858556B1 (en) | Power MOS device with asymmetrical channel structure | |
| US4599576A (en) | Insulated gate type field effect semiconductor device and a circuit employing the device | |
| US6710405B2 (en) | Non-uniform power semiconductor device | |
| US8110472B2 (en) | High power and high temperature semiconductor power devices protected by non-uniform ballasted sources | |
| KR102528685B1 (en) | Power semiconductor devices having different gate crossings and method for manufacturing thereof | |
| US20200127656A1 (en) | Increasing forward biased safe operating area by source segmentation | |
| US8063418B2 (en) | Semiconductor device | |
| JPS6059776A (en) | Power transistor | |
| CS245241B1 (en) | Power transistor's contacts layout | |
| JP3872827B2 (en) | High voltage semiconductor element | |
| US3943548A (en) | Semiconductor controlled rectifier | |
| CN115956297B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| CN115732543A (en) | MOSFET device tube core and manufacturing method thereof | |
| US6534857B1 (en) | Thermally balanced power transistor | |
| US20200286994A1 (en) | Increasing forward biased safe operating area using different threshold voltage segments | |
| US7732833B2 (en) | High-voltage semiconductor switching element | |
| JP2005332886A (en) | Semiconductor device | |
| JP2014183292A (en) | Mos semiconductor device | |
| JP2019186535A (en) | Semiconductor device | |
| JPS589369A (en) | Transistor | |
| RU2065643C1 (en) | Power bipolar transistor | |
| US20210242321A1 (en) | Increasing forward biased safe operating area using different threshold voltage segments | |
| JP3091771B2 (en) | Semiconductor device having emitter short-circuit structure |