CS245143B1 - Quick functional blocks layout and their connection with control minicomputer - Google Patents

Quick functional blocks layout and their connection with control minicomputer Download PDF

Info

Publication number
CS245143B1
CS245143B1 CS852335A CS233585A CS245143B1 CS 245143 B1 CS245143 B1 CS 245143B1 CS 852335 A CS852335 A CS 852335A CS 233585 A CS233585 A CS 233585A CS 245143 B1 CS245143 B1 CS 245143B1
Authority
CS
Czechoslovakia
Prior art keywords
output
block
microcomputer
data buffer
control
Prior art date
Application number
CS852335A
Other languages
Czech (cs)
Other versions
CS233585A1 (en
Inventor
Jiri Thiel
Jan Vocetka
Original Assignee
Jiri Thiel
Jan Vocetka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Thiel, Jan Vocetka filed Critical Jiri Thiel
Priority to CS852335A priority Critical patent/CS245143B1/en
Publication of CS233585A1 publication Critical patent/CS233585A1/en
Publication of CS245143B1 publication Critical patent/CS245143B1/en

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

Řešení se týká uspořádání a zapojení rychlých funkčních bloků k řídicímu mikropočítači. Zapojení je utvořeno tak, že rychlé funkční bloky jsou mikropočítačem zařazovány· do funkce, kontrolovány a zpětně hlásí mikropočítači průběh své činnosti. Vlastní činnost rýchlých funkčních bloků probíhá současně a nezávisle na činnosti mikropočítače. Toto zapojení umožňuje mikropočítači nezávisle na činnosti mikropočítače. Toto zapojení umožňuje mikropočítači zajistit a řídit i takové činnosti, které jsou rychlejší, než jeho výpočetní rychlost. Řešení může být použito všude tam, kde výpočetní rychlost mikropočítač nevyhovuje požadovaným rychlostem odezvy navrhovaného zařízení; funkce rychlých funkčních bloků může být zcela obecná.The solution concerns the arrangement and engagement of fast function blocks to the microcomputer. The engagement is made so fast function blocks are included by microcomputer · to function, checked and reported back microcomputer's progress. Own fast function blocks are running simultaneously and independently of the microcomputer activity. This connection allows the microcomputer independent of microcomputer activity. This connection allows the microcomputer to be secured and manage such activities as they are faster than its computing speed. Solution can be used wherever computing the speed of the microcomputer is not satisfactory desired response rates equipment; Fast Functional blocks can be quite general.

Description

Řešení se týká uspořádání a zapojení rychlých funkčních bloků k řídicímu mikropočítači. Zapojení je utvořeno tak, že rychlé funkční bloky jsou mikropočítačem zařazovány· do funkce, kontrolovány a zpětně hlásí mikropočítači průběh své činnosti. Vlastní činnost rýchlých funkčních bloků probíhá současně a nezávisle na činnosti mikropočítače. Toto zapojení umožňuje mikropočítači nezávisle na činnosti mikropočítače. Toto zapojení umožňuje mikropočítači zajistit a řídit i takové činnosti, které jsou rychlejší, než jeho výpočetní rychlost. Řešení může být použito všude tam, kde výpočetní rychlost mikropočítač nevyhovuje požadovaným rychlostem odezvy navrhovaného zařízení; funkce rychlých funkčních bloků může být zcela obecná.The solution relates to the arrangement and connection of fast function blocks to a control microcomputer. The wiring is designed so that fast function blocks are put into function by the microcomputer, checked and reported back to the microcomputer as they progress. The operation of the fast function blocks takes place simultaneously and independently of the operation of the microcomputer. This connection allows the microcomputer to operate independently of the microcomputer's operation. This connection allows the microcomputer to provide and control even those activities that are faster than its computational speed. The solution can be used wherever the computing speed of a microcomputer does not meet the required response rates of the proposed device; the function of fast function blocks can be quite general.

Vynález se týká připojení rychlých funkčních bloků, řešených pomocí standardních obvodů číslicové techniky, k řídicímu mikropočítači, který tak může být využit í k řízení dějů, které jsou rychlejší, než jeho vlastní výpočetní rychlost.The invention relates to the connection of fast function blocks, solved by means of standard circuits of digital technology, to a control microcomputer, which can thus be used to control events which are faster than its own computational speed.

Některá zařízení výpočetní techniky, jako jsou displeje, tiskárny nebo stolní zapisovače grafické informace, používají pro zapojení své řídicí elektroniky standardních obvodů nejvýše střední integrace v takzvaném pevném zapojení, které sice přináší některé výhody, jako je rychlá odezva na vnější podněty, ale také některé nevýhody, z nichž nejpodstatnější je velmi obtížná změna funkce řízeného objektu beze změny pevného zapojení obvodů, které je většinou realizováno na tištěném spoji. Pevné zapojení řídicích obvodů nese s sebou navíc nutnost konstrukce speciálních přípravků pro kontrolu a oživení jejich funkce při výrobě i během údržby zařízení.Some computer equipment, such as displays, printers, or desktop recorders, use a maximum of medium-to-medium integration in a so-called hard-wired connection to connect their standard control electronics, while providing some benefits such as quick response to external stimuli , the most important of which is very difficult to change the function of the controlled object without changing the fixed circuitry, which is usually realized on a printed circuit. In addition, the firm connection of the control circuits entails the need to design special jigs to control and re-establish their function during production and during plant maintenance.

Tyto nevýhody jsou v novějších zařízeních odstraněny použitím mikropočítače, který je vesměs určen jako ústřední řídicí blok realizovaného zařízení. Program, který je do mikropočítače vložen a definuje funkci zařízení, je vytvořen pomocí programovacích a odlaďovacích prostředků; změnou tohoto programu se dosáhne snadně modifikace nebo změny funkce řízeného zařízení, aniž by muselo dojít k zásahu do pevného zapojení bloků. Navíc je umožněna snadná kontrola funkce pomocí běžných vývojových prostředků jak ve výrobě, tak při údržbě zařízení. Další podstatnou výhodou tohoto řešení je i to, že v současné době jsou mikropočítače jako stavebnicové prvky průmyslově vyráběny a je zaručena jejich správná funkce a spolehlivost. Výrobní podnik nakoupí celou ústřední jednotku se zaručenou funkceschopností a dosadí pouze řídicí program.These disadvantages are eliminated in newer devices by using a microcomputer, which is generally designated as the central control block of the implemented device. The program that is embedded in the microcomputer and defines the function of the device is created by programming and debugging means; changing this program makes it easy to modify or change the function of the controlled device without interfering with the wiring of the blocks. In addition, it is possible to easily check the function by means of common development means both in production and during maintenance of the equipment. Another significant advantage of this solution is that at present, microcomputers as modular elements are manufactured industrially and their correct function and reliability are guaranteed. The manufacturing company buys the entire central unit with guaranteed functionality and only installs the control program.

Určitou nevýhodou mikropočítačů, řešených na základě mikroprocesoru, je jejich výpočetní rychlost, která je pro některé aplikace příliš nízká.A certain disadvantage of microprocessors based on a microprocessor is their computational speed, which is too low for some applications.

Uvedené nevýhody odstraňuje uspořádání rychlých funkčních bloků a jejich spojení s řídicím mikropočítačem podle vynálezu, jehož podstata spočívá v tom, že k neznázorněnému bloku nadřazeného počítače je připojen vstup bloku vstupních obvodů a sběrnic bloku vstupních obvodů, jehož první výstup je připojen k bloku řídicího mikropočítače a jehož druhý výstup je připojen k bloku nahrávacích obvodů, jehož první výstup je připojen k bloku řídicího mikropočítače a jehož druhý výstup je připojen k bloku vyrovnávací paměti alfanumerických dat, přičemž odbočka druhého výstupu bloku nahrávacích obvodů je připojena ke vstupu bloku vyrovnávací paměti grafických dat, třetí výstup bloku nahrávacích obvodů je připojen k bloku vyrovnávací paměti alfanumerických dat a čtvrtý výstup bloku nahrávacích obvodů je připojen k bloku vyrovnávací paměti grafických dat, přičemž výstup bloku vyrovnávací paměti alfanumerických dat je připojen k bloku generátoru symbolů, jehož výstup je připojen k bloku výstupní paměti alfanumerických dat, jehož výstup je připojen k bloku výstupního součtu, jehož výstup je připojen k nežnázorněným záznamovým obvodům tiskárny, přičemž blok řídicích obvodů tisku je svým prvním výstupem připojen k bloku vyrovnávací paměti alfanumerických dat, svým druhým výstupem je připojen k bloku vyrovnávací paměti grafických dat, svým třetím výstupem je připojen k bloku generátoru symbolů, svým čtvrtým výstupem je připojen k bloku výstupní paměti alfanumerických dat, svým pátým výstupem je připojen k neznázorněným blokům mechaniky tiskárny, svým šestým výstupem je připojen k bloku výstupní paměti grafických dat a svým sedmým výstupem je připojen k bloku řídicího mikropočítače, který je svým prvním výstupem připojen k bloku vstupních obvodů, svým druhým výstupem je připojen k bloku vstupních obvodů, svým třetím výstupem je připojen k bloku nahrávacích obvodů, svým' čtvrtým výstupem je připojen k bloku nahrávacích obvodů, svým pátým výstupem je připojen k bloku vyrovnávací paměti alfanumerických dat, svým šestým výstupem je připojen k bloku řídicích obvodů tisku a svým sedmým výstupem je připojen k bloku vyrovnávací paměti grafických dat, jehož výstup je připojen k bloku výstupní paměti grafických dat, jehož výstup je připojen ik bloku výstupního součtu.These disadvantages are overcome by the arrangement of the fast function blocks and their connection to the control microcomputer according to the invention, characterized in that the input circuit block and the input circuit block bus are connected to a master computer block (not shown). the second output of which is connected to the recording circuit block, the first output of which is connected to the control microcontroller block, and the second output of which is connected to the alphanumeric data buffer block, the output of the recording circuit block is connected to the alphanumeric data buffer block, and the fourth output of the recording circuit block is connected to the graphics data buffer block, wherein the output of the buffer block is the alphanumeric data memory is connected to a symbol generator block whose output is connected to an alphanumeric data memory output block which is output to an output sum block whose output is connected to a printer recording circuit (not shown), wherein the print control circuit block is connected with its first output to the alphanumeric data buffer block, its second output is connected to the graphic data buffer block, its third output is connected to the symbol generator block, its fourth output is connected to the alphanumeric data memory block, its fifth output is connected to the drive blocks (not shown) printer, its sixth output is connected to the graphic data output memory block and its seventh output is connected to the control microcomputer block, which by its first output is connected to the input circuit block, by its second output it is connected to an input circuit block, its third output is connected to a recording circuit block, its fourth output is connected to a recording circuit block, its fifth output is connected to an alphanumeric data buffer block, its sixth output is connected to a print control circuit block and its seventh output is connected to a graphics data buffer block, the output of which is connected to a graphics data output block, the output of which is also connected to an output sum block.

Základní výhodou předkládaného vynálezu je to, že řídicí mikropočítač pouze zadává na základě přijatých vstupních dat jednotlivým funkčním blokům pokyn pro zahájení činnosti, kontroluje jejich funkci a přijímá hlášení o konci jejich činnosti.The basic advantage of the present invention is that the control microcomputer only instructs each function block, based on the received input data, to initiate operation, checks its function and receives an end-of-operation message.

Během činnosti funkčních bloků mikropočítač zpracovává svůj program, činnosti obou funkčních bloků mohou probíhat současně, aniž by byl zatěžován mikropočítač. Rychlá akce takto zvolených funkčních bloků umožňuje mikropočítači zajistit nepřímo funkce, které by vzhledem k jeho nízké výpočetní rychlosti nebyly realizovatelné.During the operation of the function blocks, the microcomputer processes its program, the activities of both function blocks can be run simultaneously without loading the microcomputer. The rapid action of the selected function blocks enables the microcomputer to indirectly provide functions that would not be feasible due to its low computing speed.

Na připojeném výkresu je nakreslen příklad uspořádání rychlých funkčních bloků a jejich spojení s řídicím mikropočítačem podle vynálezu. K neznázorněnému bloku nadřazeného počítače je připojen vstup 11 bloku 1 vstupních obvodů a sběrnice 12 bloku 1 vstupních obvodů, jehož první výstup 13 je připojen k bloku 3 řídicího mikropočítače a jehož druhý výstup 14 je připojen k bloku 2 nahrávacích obvodů, jehož první výstup 21 je připojen ik bloku 3 řídicího mikropočítače a jehož druhý výstup 22 je připojen k bloku 5 vyrovnávací paměti alfanumerických dat, přičemž odbočka 221 druhého výstupu 22 bloku 2 nahrávacích obvodů je připojena ke vstupu 82 bloku 8 vyrovnávací paměti grafických dat, třetí výstup 23 bloku 2 nahrávacích obvodů je připojen k bloku 5 vyrovnávací paměti alfanumerických dat a čtvrtý výstup 24 bloku 2 nahrávacích obvodů je připojen k bloku 8 vyrovnávací paměti grafických dat, přičemž výstup 51 bloku 5 vyrovnávací paměti alfanumerických dat je připojen ik bloku 6 generátoru symbolů, jehož výstup Bl je připojen k bloku 7 výstupní paměti alfanumerických dat, jehož výstup 71 je připojen k bloku 10 výstupního součtu, jehož výstup 101 je připojen k neznázorněným záznamovým obvodům tiskárny, přičemž blok 4 řídicích obvodů, tisku je svým prvním výstupem 41 připojen k bloku 5 vyrovnávací paměti alfanumerických dat, svým druhým výstupem 42 je připojen k bloku 8 vyrovnávací paměti grafických dat, svým třetím výstupem 43 je připojen k bloku B generátoru symbolů, svým čtvrtým výstupem 44 je připojen k bloku 7 výstupní paměti alfanumerických dat, svým pátým výstupem 45 je připojen k neznázorněným blokům mechaniky tiskárny, svým šestým výstupem 4S je připojen k neznázorněným blokům mechaniky tiskárny, svým šestým výstupem 4S je připojen k bloku 9 výstupní paměti grafických dat a svým sedmým výstupem 47 je připojen k bloku 3 řídicího mikropočítače, který je svým prvním výstupem 31 připojen k bloku 1 vstupních obvodů, svým druhým výstupem 32 je připojen k bloku 1 vstupních obvodů, svým třetím výstupem 33 je připojen k bloku 2 nahrávacích obvodů, svým čtvrtým výstupem 34 je připojen k bloku 2 nahrávacích obvodů, svým pátým výstupem 35 je připojen k bloku 5 vyrovnávací paměti alfanumerických dat, svým šestým výstupem 36 je připojen k bloku 4 řídicích obvodů tisku a svým sedmým výstupem je připojen k bloku 8 vyrovnávací paměti grafických dat, jehož výstup 81 je připojen k bloku 9 výstupní paměti grafických dat, jehož výstup 91 je připojen k bloku 10 výstupního součtu.The attached drawing shows an example of the arrangement of fast function blocks and their connection with a control microcomputer according to the invention. The input circuit 11 of the input circuit block 1 and the bus 12 of the input circuit block 1, the first output 13 of which is connected to the control microcontroller block 3 and whose second output 14 is connected to the recording circuit block 2, the first output 21 of which connected to the control microcomputer block 3 and whose second output 22 is connected to the alphanumeric data buffer block 5, the tap 221 of the second output 22 of the recording circuit block 2 being connected to the input 82 of the graphic data buffer block 8; is connected to the alphanumeric data buffer block 5 and the fourth output 24 of the recording circuit block 2 is connected to the graphical data buffer block 8, the output 51 of the alphanumeric data buffer block 5 is also connected to the symbol generator block 6 whose output B1 is connected to block 7 an alphanumeric data output whose output 71 is connected to an output sum block 10 whose output 101 is connected to a printer recording circuit (not shown), wherein the print control circuit 4, with its first output 41, is connected to an alphanumeric data buffer block 5, its second output 42 is connected to block 8 of the graphic data buffer, its third output 43 is connected to block B of the symbol generator, its fourth output 44 is connected to block 7 of the alphanumeric data memory output, its fifth output 45 is connected to not shown printer, its sixth output 4S is connected to printer drive blocks (not shown), its sixth output 4S is connected to block 9 of the graphic data output memory, and its seventh output 47 is connected to block 3 of the control microcomputer connected to block 1 by its first output 31 input the second output 32 is connected to the input circuit block 1, its third output 33 is connected to the recording circuit block 2, its fourth output 34 is connected to the recording circuit block 2, its fifth output 35 is connected to the alphanumeric buffer block 5 data output, its sixth output 36 is connected to block 4 of the print control circuits, and its seventh output is connected to block 8 of the graphics data buffer, the output 81 of which is connected to the block 9 of the graphics data memory. total.

Funkce uspořádání podle vynálezu je tato: Vstupní data, určená k tisku nebo zadávající povel, jsou přivedena z nadřazeného počítače na vstup 11 bloku 1 vstupních dat, zatímco řídicí signály pro tento přenos jsou vysílány sběrnicí 12 bloku 1 vstupních dat. Přijímaná data jsou přivedena prvním výstupem 13 bloku 1 vstupních dat do bloku 3 řídicího mikropočítače, který vyhodnotí přijímaný znak a rozhodne o jeho dalším zpracování. Vstupní data jsou v okamžiku nahrávání zavedena přes druhý výstup 14 bloku 1 vstupních dat do bloku 2 nahrávacích obvodů.The function of the arrangement according to the invention is as follows: The input data to be printed or the command is supplied from the host computer to the input 11 of the input data block 1, while the control signals for this transmission are transmitted by the bus 12 of the input data block 1. The received data is fed by the first output 13 of the input data block 1 to the control microcomputer block 3, which evaluates the received character and decides on its further processing. At the time of recording, the input data is fed through the second output 14 of the input data block 1 to the recording circuit block 2.

Třetí výstup 33 bloku 3 řídicího mikropočítače přivádí do bloku 2 nahrávacích obvodů povely k nahrávání alfanumerických dat, čtvrtý výstup 34 bloku 3 řídicího mikropočítače přivádí do bloku 2 nahrávacích obvodů povely k nahrávání grafických dat.The third output 33 of the control microcomputer block 3 supplies the alphanumeric data recording commands to the recording circuit block 2, the fourth output 34 of the control microcomputer block 3 outputs the graphic data recording commands to the recording circuit block 2.

Druhým výstupem 22 bloku 2 nahrávacích obvodů jsou vysílána data do bloku 5 vyrovnávací paměti alfanumerických dat a současně do vstupu 82 bloku 8 vyrovnávací paměti grafických dat. Zároveň jsou třetím výstupem 23 bloku 2 nahrávacích obvodů do bloku 5 vyrovnávací paměti alfanumerických dat vysílány řídicí povely k nahrávání alfanumerických dat. Čtvrtým výstupem 24 bloku 2 nahrávacích obvodů jsou do bloku 8 vyrovnávací paměti grafických dat vysílány řídicí povely k nahrávání grafických dat.By the second output 22 of the recording circuit block 2, data is transmitted to the alphanumeric data buffer block 5 and at the same time to the input 82 of the graphic data buffer block 8. At the same time, control commands for recording alphanumeric data are transmitted by the third output 23 of the recording circuit block 2 to the alphanumeric data buffer block 5. By the fourth output 24 of the recording circuit block 2, control commands for recording the graphic data are sent to the graphic data buffer block 8.

Prvním výstupem 21 bloku 2 nahrávacích obvodů se do bloku 3 řadicího mikropočítače přenášejí informace o průběhu vlastního nahrávání o jeho začátku a konci a o eventuálních chybách, které mohou vzniknout při příjmu dat. Blok 3 řídicího mikropočítače svým prvním výstupem 31 do bloku 1 vstupních dat přenáší data a svým druhým výstupem 32 přenáší do bloku í vstupních dat signály přejímky dat a tím může řídit přejímání dat a vysílat do vnitřních pamětí zařízení data, která jsou nutná pro realizaci některých povelů. Přejímaná data se v bloku 5 vyrovnávací paměti alfanumerických dat ukládají na základě dat z druhého výstupu 22 bloku 2 nahrávacích obvodů, na základě povelů k řízení nahrávání alfanumerických dat z třetího výstupu 23 bloku 2 nahrávacích obvodů a na základě řídicího signálu vyrovnávací paměti alfanumerických dat z pátého výstupu 35 bloku 3 řídicího mikropočítače do definovaných paměťových míst. Je-li šestým výstupem 36 bloku 3 řídicího· mikropočítače vyslán řídicí povel pro tisk do bloku 4 řídicích obvodů tisku, je dále vyslán prvním výstupem 41 bloku 4 řídicích obvodů tisku do bloku 5 vyrovnávací paměti alfanumerických dat. Povel k přesunu dat z výstupu 51 bloku 5 vyrovnávací paměti alfanumerických dat je pak vyslán do bloku 6 generátoru symbolů. Povely k výběru generátoru symbolů jsou do bloku 6 generátoru symbolů vysílány třetím výstupem 43 bloku 4 řídicích obvodů tisku. Těmito povely je řízen převod vstupních dat do tvaru, v němž je nutno řídit jednotlivé tiskací jehly záznamové hlavy. Takto převedená Informace je zavedena výstupem Bl bloku B generátoru symbolů do bloku 7 výstupní paměti alfanumerických dat. Povely k výběru výstupní paměti alfanumerických dat jsou do bloku 7 výstupní paměti alfanumerických dat vysílány čtvrtým výstupem 44 bloku 4 řídicích obvodů tisku. Těmito povely je řízen přesun dat k tisku přes výstup 71 bloku 7 výstupní paměti alfanumerických dat do bloku 10 výstupního· součtu. Do bloku 10 výstupního součtu jsou vysílána i data k tisku k výstupu 91 bloku 9 výstupní paměti grafických dat. Sečtené řídicí povely pro tisk jednotlivých jehel záznamové hlavy jsou vysílány výstupem 101 výstupního součtu do nezná243143 zorněných záznamových obvodů tiskárny. Analogickým způsobem pracuje uspořádání podle vynálezu při přenosu dat grafické informace. V takovém případě se přenosu dat nezúčastňuje blok 6 generátoru symbolů; ve funkci je pouze blok 8 vyrovnávací paměti grafických dat, jehož výstup 81 vysílá data do bloku 9 výstupní paměti grafických dat. Informace o průběhu tisku jsou do bloku 3 řídicího mikropočítače vysílány sedmým výstupem 47 bloku 4 řídicích obvodů tisku.By the first output 21 of the recording circuit block 2, information about the start and end of the recording itself and about any errors that may occur during data reception are transmitted to the sorting computer block 3. The control microcomputer block 3 transmits data by its first output 31 to the input data block 1 and transmits data reception signals to the input data block 1 by means of its second output 32, and thus can control data reception and transmit data to the internal memory of the device. . The received data is stored in the alphanumeric data buffer block 5 based on the data from the second output 22 of the recording circuit block 2, the commands to control the recording of the alphanumeric data from the third output 23 of the recording circuit block 2 and the alphanumeric data buffer control signal from the fifth output 35 of control microcomputer block 3 to defined memory locations. If the control command for printing to the print control circuit block 4 is sent by the sixth output 36 of the control computer block 3, it is further transmitted by the first output 41 of the control circuit block 4 to the alphanumeric data buffer block 5. The command to move the data from the output 51 of the alphanumeric data buffer block 5 is then sent to the symbol generator block 6. The symbol generator selection commands are transmitted to the symbol generator block 6 by the third output 43 of the print control circuit block 4. These commands control the conversion of input data into a form in which the individual printing needles of the recording head need to be controlled. The information thus converted is input by the output B1 of the symbol generator block B to the alphanumeric data memory output block 7. The alphanumeric data output memory selection commands are sent to the alphanumeric data output memory block 7 by the fourth output 44 of the print control circuit 4. These commands control the transfer of the data to be printed via the output 71 of the output alphanumeric data block 7 to the output sum block 10. Also, data to be printed to the output 91 of the output data block 9 of the graphics data memory is sent to the output sum block 10. The summed control commands for printing the individual needles of the recording head are transmitted by the output sum output 101 to the unknown recording circuits of the printer. In an analogous manner, the arrangement according to the invention operates in the transmission of graphical information data. In this case, the symbol generator block 6 does not participate in the data transmission; only the block 8 of the graphics data buffer whose function 81 outputs data to the block 9 of the output data memory is in operation. Printing progress information is transmitted to the control microcomputer block 3 by the seventh output 47 of the print control circuit block 4.

Vynálezu může být použito všude tam, kde výpočetní rychlost mikropočítače nevyhovuje požadavkům na rychlost odezvy navrhovaného zařízení. Funkce rychlých funkčních bloků může být zcela obecná.The invention can be used wherever the computing speed of a microcomputer does not meet the response speed requirements of the proposed device. The function of fast function blocks can be quite general.

Claims (1)

Uspořádání rychlých funkčních bloků a jejich spojení s řídicím mikropočítačem, vyznačené tím, že k neznázorněnému bloku nadřazeného počítače je připojen vstup (11) bloku (1) vstupních obvodů a sběrnice (12) bloku (1) vstupních obvodů, jehož první výstup (13) je připojen k bloku (3) řídicího mikropočítače a jehož druhý výstup (14) je připojen k bloku (2) nahrávacích obvodů, jehož první výstup (21) je připojen ik bloku (3) řídicího mikropočítače a jehož druhý výstup (22) je připojen k bloku (5) vyrovnávací paměti alfanumerických dat, přičemž odbočka (221) druhého výstupu (22) bloku (2) nahrávacích obvodů je připojena ke vstupu (82) bloku (8) vyrovnávací paměti grafických dat, třetí výstup (23) bloku (2) nahrávacích obvodů je připojen k bloku (5) vyrovnávací paměti alfanumerických dat a čtvrtý výstup (24) bloku (2) nahrávacích obvodů je připojen k bloku (8) vyrovnávací paměti grafických dat, přičemž výstup (51) bloku (5) vyrovnávací paměti alfanumerických dat je připojen k bloku (6) generátoru symbolů, jehož výstup (61) je připojen k bloku (7) výstupní paměti alfanumerických dat, jehož výstup (71) je připojen k bloku (10) výstupního součtu, jehož výstup (101) je připojen k neznázorněným záznamovým obvodům tiskárny, přičemž blok (4) řídicích obvodů tisku je svýmThe arrangement of fast function blocks and their connection to a control microcomputer, characterized in that the input (11) of the input circuit block (1) and the bus (12) of the input circuit block (1) whose first output (13) is connected to is connected to a control microcomputer block (3) and whose second output (14) is connected to a recording circuit block (2) whose first output (21) is connected to a control microcomputer block (3) and whose second output (22) is connected to an alphanumeric data buffer block (5), the tap (221) of the second output (22) of the recording circuit block (2) being coupled to the input (82) of the graphics data buffer block (8), the third output (23) of the block (2) the recording circuitry is connected to the alphanumeric data buffer block (5) and the fourth output (24) of the recording circuitry block (2) is connected to the graphics buffer block (8) data output, wherein the output (51) of the alphanumeric data buffer block (5) is connected to a symbol generator block (6) whose output (61) is connected to an alphanumeric data memory output block (7) whose output (71) is connected to an output sum block (10), the output of which (101) is connected to a printer recording circuit (not shown), wherein the print control circuit block (4) is VYNÁLEZU prvním výstupem (41) připojen k bloku (5) vyrovnávací paměti alfanumerických dat, svým druhým výstupem (42) je připojen k bloku (8) vyrovnávací .paměti grafických dat, svým třetím výstupem (43) je připojen k bloku (6) generátoru symbolů, svým čtvrtým výstupem (44) je připojen k bloku (7) výstupní paměti alfanumerických dat, svým pátým výstupem (45) je připojen k neznázorněným blokům mechaniky tiskárny, svým šestým výstupem (46) je připojen k bloku (9) výstupní .paměti grafických dat a svým sedmým výstupem (47) je připojen k bloku (3) řídicího mikropočítače, který je svým prvním výstupem (31J připojen k bloku (1) vstupních obvodů, svým druhým výstupem (32) je připojen k bloku (1) vstupních obvodů, svým třetím výstupem (33) je připojen k bloku (2) nahrávacích obvodů, svým čtvrtým výstupem (34) je připojen k bloku (2) nahrávacích obvodů, svým pátým výstupem (35) je připojen ik bloku (5) vyrovnávací paměti alfanumerických dat, svým šestým výstupem (36) je připojen k bloku (4) řídicích obvodů tisku a svým sedmým výstupem (37) je připojen k bloku (8) vyrovnávací paměti grafických dat, jehož výstup (81) je připojen k bloku (9) výstupní paměti grafických dat, jehož výstup (91) je připojen k bloku (10) výstupního součtu.OF THE INVENTION connected by a first output (41) to an alphanumeric data buffer block (5), by a second output (42) connected to a graphical data buffer block (8), by a third output (43) connected to a generator block (6) by its fourth output (44) is connected to the output memory block (7), by its fifth output (45) it is connected to the printer drive blocks (not shown), by its sixth output (46) it is connected to the output memory block (9) graphic data and by its seventh output (47) it is connected to the control microcomputer block (3), which by its first output (31J) is connected to the input circuit block (1), its second output (32) is connected to the input circuit block (1) , by its third output (33) it is connected to the recording circuit block (2), by its fourth output (34) it is connected to the recording circuit block (2), by its fifth output (35) it is also connected to the block (5) an alphanumeric data buffer, with its sixth output (36) connected to the print control circuit block (4), and its seventh output (37) connected to the graphics data buffer block (8), the output (81) of which is connected to the block (4). 9) an output data memory whose output (91) is connected to an output sum block (10).
CS852335A 1985-03-29 1985-03-29 Quick functional blocks layout and their connection with control minicomputer CS245143B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS852335A CS245143B1 (en) 1985-03-29 1985-03-29 Quick functional blocks layout and their connection with control minicomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS852335A CS245143B1 (en) 1985-03-29 1985-03-29 Quick functional blocks layout and their connection with control minicomputer

Publications (2)

Publication Number Publication Date
CS233585A1 CS233585A1 (en) 1985-11-13
CS245143B1 true CS245143B1 (en) 1986-08-14

Family

ID=5360175

Family Applications (1)

Application Number Title Priority Date Filing Date
CS852335A CS245143B1 (en) 1985-03-29 1985-03-29 Quick functional blocks layout and their connection with control minicomputer

Country Status (1)

Country Link
CS (1) CS245143B1 (en)

Also Published As

Publication number Publication date
CS233585A1 (en) 1985-11-13

Similar Documents

Publication Publication Date Title
US4550366A (en) Programmable sequence controller and system
JPS6211733B2 (en)
US4649514A (en) Computer revision port
US3582902A (en) Data processing system having auxiliary register storage
US3508206A (en) Dimensioned interrupt
US4272829A (en) Reconfigurable register and logic circuitry device for selective connection to external buses
US4434474A (en) Single pin time-sharing for serially inputting and outputting data from state machine register apparatus
US4107782A (en) Prompting programmable calculator
EP0185098A1 (en) Control integrated circuit
CS245143B1 (en) Quick functional blocks layout and their connection with control minicomputer
GB1504082A (en) Electronic computers
JPH0520286A (en) Image processor
JP2623833B2 (en) Clock advance control system
Calhoun SYMBOL hardware debugging facilities
GB1580224A (en) Microprogrammable control unit
JP2806645B2 (en) Scan path error detection circuit
US4916601A (en) Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function
SU1312588A2 (en) Interface for homogeneous computer system
US5179628A (en) Computer interface between I/O channel unit and service processing unit
GB1561069A (en) Programmmable calculator
Dumas A DUAL MICROPROCESSOR APPLICATION: THE ALPHABEC-75 DATA CAPTURE SYSTEM
JPS60181957A (en) Adapter model number setting method
JPS6289104A (en) Programmable controller
JPS5888889A (en) Electronic computer
JPS58197064A (en) Printing control system