CS243915B1 - Zapojenie obvodu na vytvorenie podielu dvach analogových signálov s číslicovým výstupem - Google Patents

Description

Vynález rieši zapojenie obvodu na vytvorenie podielu dvoch analogových signálov s číslicovým výstupom.

Podstatou zapojenia pódia vynálezu je, že zdroj děleného signálu (1) je připojený na signálový vstup (2) komparátora (3). Porovnávací vstuip (4) komparátora (3) je připojený na výstup násobiaceho číslicovo-analógového prevodníka (5), na ktorého referenčný vstup (6) je připojený zdroj deliaceho signálu (7). Na číslicový vstup (8) násobiaceho číslicovo-analógového prevodníka (5) je připojený číslicový výstup radiča (9) so spúšťacím vstupom (10), hodinovým vstupom (11) a riadiacim vstupom (12). Riadiaci vstup (12) je spojený s výstupom (13) komparátora (3), pričom číslicový výstup radiča (9) je súčasne číslicový výstup podielu.

243915 243915

Vynález sa týká zapojenia obvodu na vytvorenie podielu dvoch analogových signálov s číslicovým výstuipom.

Pri spracovaní dvoch analogových signáov je často potřebné poznat ich podiel, například pre urče,nie odporu z napatia a prúdu, pričom pre dalšie spracovanie číslicovou technikou musí byť tento podiel v číslicovom tvare.

Je známe použitie analógovej deličky, ktorej výstup je převedený analógovo-číslicovým prevodnikom na číslicový tvar. Analogová delička je zložitá, často má aj menšiu přesnost a nie je vhodná pre rýchlo sa meniace signály. Ďalej je známe zapojenie, kde sa vstupné analogové signály najskor prevedú do číslicového tvaru a ich podiel sa určí výpočtom. Takéto zapojenie má nevýhody v tom, že vyžaduje dva analógovo-číslicové převodníky alebo vstupný multiplexor a jeden analógovo-číslicový převodník a přitom doba výpočtu podielu je dlhá, čo nevyhovuje pre riadenie rýchlych procesov.

Uvedené nedostatky sa vynálezom v podstatnej miere odstránia. Podstata zapojenia obvodu na vytvorenie podielu dvoch analogových signálov s číslicovým výstupom! podlá vynálezu spočívá v tom, že zdroj děleného signálu je připojený na signálový vstup komparátora s porovnávacím vstupom připojeným na výstup násobiaceho číslicovo-analógového prevodníka, na ktorého referenčný vstup je připojený zdroj deliaceho signálu a na číslicový vstup násobiaceho' číslicovo-analógového prevodníka je připojený číslicový výstup radiíča so spúšťacím vstupom, hodinovým vstupom a riadiacim vstupom, ktorý je spojený s výstupom komp-a- rátora, pričom číslicový výstup radiča je súčasne číslicový výstup podielu. Příklad prevedenia vynálezu je znázorněný na pripojenom výkrese, ktorý představuje blokovú schému zapojenia odvodu podlá vynálezu. U zapojenia podlá vynálezu je zdroj děleného signálu 1 připojený ,na signálový vstup 2 komparátora 3. Porovnávací vstup 4 komparátora 3 je připojený na výstup násobiaceho' číslicovoi-analógového prevodníka 5, na ktorého referenčný vstup 6 je připojený zdroj deliaceho signálu 7. Na číslicový vstup 8 násobiaceho číslicovo-analógového 5 prevodníka je připojený číslicový výstup radiča 9, ktorý má spúšťací vstup 10, hodinový vstup 11 a riadiaci vstup 12. Riadiaci vstup 12 radiča 9 je spojený s výstupom 13 komparátora 3. Řadič 9 nastavuje svoj číslicový výstup v krokoch daných hodinovým vstupom 11 podlá výstupu 13 komparátora dovtedy, kým sa výstup násobiaceho číslicovo-analógového prevodníka 5 nezhoduje s výstupom zdroja děleného signálu 1. Činnost radiča 9 je spúšťaná spúšťacím vstupom 10. Po ukončení činnosti radiča 9 je na číslicovom výstupe radiča 9 číslicová hodnota podielu vstupných analogových signálov zo zdrojov 1 a 7. Výhodou zapojenia podlá vynálezu je, že zapojenie je jednoduché a doba převodu je krátká, čo umožňuje použit tento odvod aj pre riadenie rýchlych procesov.

Zapojenie podlá vynálezu možno použit najma pri riadení odporových zváracích procesov výpočtovou technikou a pri meraní a spracovávaní signálov.

Claims (1)

1. PREDMET Zapojenie obvodu na vytvorenie podielu dvoch analogových signálov s číslicovým výstupom, vyznačujúce sa tým, že zdroj děleného signálu (1) je připojený ,na signálový vstup (2) komparátora (3) s porovnávacím vstupom (4) připojeným na výstup násobiaceho číslicovo-analógového prevodníka (5), na ktorého referenčný vstup (6j je připojený zdroj deliaceho signálu (7) a VYNALEZU na číslicový vstup (8j násobiaceho číslicovo-analógového prevodníka (5) je připojený číslicový výstup radiča (9) so' spúšťacím vstupom (10), hodinovým vstupom· (lij a riadiacim vstupom (12), ktorý je spojený s výstupomi (13) komparátora (3J, pričom číslicový výstup radiča (9) je súčasne číslicový výstup podielu. 1 list výkresov 243915