CS243228B1

CS243228B1 - Connection of multi-input building block with switched capacitors

Info

Publication number: CS243228B1
Application number: CS849141A
Authority: CS
Inventors: Jiri Pospisil; Tomas Dostal
Original assignee: Jiri Pospisil; Tomas Dostal
Priority date: 1984-11-28
Filing date: 1984-11-28
Publication date: 1986-06-12
Also published as: CS914184A1

Abstract

Řešení se týká zapojení vícevstupového stavebního bloku spínacími kapacitory. Podstatou řešení je, že je tvořeno napěťovým zesilovačem, uzemněným integrovaným kapacitorem, sadou vstupních přímo vybíjených spínaných kapacitních bloků, sadou vstupních invertujících přepínaných kapacitních bloků, sadou vstupních přepínaných kapacitních bloků, zpětnovazebním přímovybíjeným spínaným kapacitním blokem a zpětnovazebním invertujícím přepínaným kapacitním blokem. Výstupní napětí zapojení je rovno váženému součtu jednotlivých vstupních napětí, přičemž přenosy od vstupních přepínaných kapacitních bloků a od vstupních invertujících přepínaných bloků jsou navíc zpožděny o dobu periody spínání. Hodnoty všech koeficientů přenosu včetně jejich známek lze snadno nastavit pomocí kapacit jednotlivých spínaných a přepínaných kapacitních bloků. Řešení je možné s výhodou použít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.The solution concerns the connection of a multi-input building block with switched capacitors. The essence of the solution is that it consists of a voltage amplifier, a grounded integrated capacitor, a set of input direct-discharge switched capacitance blocks, a set of input inverting switched capacitance blocks, a set of input switched capacitance blocks, a feedback direct-discharge switched capacitance block and a feedback inverting switched capacitance block. The output voltage of the circuit is equal to the weighted sum of the individual input voltages, while the transfers from the input switched capacitance blocks and from the input inverting switched capacitance blocks are additionally delayed by the duration of the switching period. The values of all transfer coefficients, including their signs, can be easily set using the capacitances of the individual switched and switched capacitance blocks. The solution can be advantageously used in the synthesis of more complex circuits with switched capacitors, especially higher-order filters and multiports, if their properties are prescribed directly in the z-plane.

Description

(54) Zapojení vícevstupového stavebního bloku se spínanými kapacitory(54) Connection of a multi-input switched capacitor building block

Řešení se týká zapojení vícevstupového stavebního bloku spínacími kapacitory. Podstatou řešení je, že je tvořeno napěťovým zesilovačem, uzemněným integrovaným kapacitorem, sadou vstupních přímo vybíjených spínaných kapacitních bloků, sadou vstupních invertujících přepínaných kapacitních bloků, sadou vstupních přepínaných kapacitních bloků, zpětnovazebním přímovybíjeným spínaným kapacitním blokem a zpětnovazebním invertujícím přepínaným kapacitním blokem. Výstupní napětí zapojení je rovno váženému součtu jednotlivých vstupních napětí, přičemž přenosy od vstupních přepínaných kapacitních bloků a od vstupních invertujících přepínaných bloků jsou navíc zpožděny o dobu periody spínání. Hodnoty všech koeficientů přenosu včetně jejich známek lze snadno nastavit pomocí kapacit jednotlivých spínaných a přepínaných kapacitních bloků.The solution concerns the connection of a multi-input building block with switched capacitors. The essence of the solution is that it consists of a voltage amplifier, a grounded integrated capacitor, a set of input direct-discharge switched capacitance blocks, a set of input inverting switched capacitance blocks, a set of input switched capacitance blocks, a feedback direct-discharge switched capacitance block and a feedback inverting switched capacitance block. The output voltage of the circuit is equal to the weighted sum of the individual input voltages, while the transfers from the input switched capacitance blocks and from the input inverting switched capacitance blocks are additionally delayed by the duration of the switching period. The values of all transfer coefficients, including their signs, can be easily set using the capacitances of the individual switched and switched capacitance blocks.

Řešení je možné s výhodou použít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.The solution can be advantageously used in the synthesis of more complex circuits with switched capacitors, especially higher-order filters and multiports, if their properties are prescribed directly in the z-plane.

• -,3c• -,3c

P. Z PjP. Z Pj

PZP1“ pHPZP1" pH

PZ^PPZ^P

PIPI

ZT“"ZT"

PHPH

TT

R 1 R 1

ote topen

XX

4 3 2.2 84 3 2.2 8

Vynález se týká zapojení vícevstupového stavebního bloku se spínanými kapacitory.The invention relates to the connection of a multi-input building block with switched capacitors.

Dosud známé metody syntézy důvodů se spínanými kapacitory jsou dvojího druhu, a to nepřímá, kdy se prvky či bloky nekapacitního charakteru v analogových obvodech nahrazují odpovídajícími obvody se spínanými kapacitory, a přímá, kdy se simuluje přenosná funkce odpovídajícího analogového obvodu jako celku. V obou případech se při návrhu vždy vychází z určité transformace p — z a, také dosud známé stavební bloky se spínanými kapacitory odpovídají příslušným analogovým stavebním blokům pouze pro určitý typ této transformace.The methods of synthesis of reasons with switched capacitors known so far are of two types, namely indirect, when elements or blocks of non-capacitive nature in analog circuits are replaced by corresponding circuits with switched capacitors, and direct, when the transfer function of the corresponding analog circuit as a whole is simulated. In both cases, the design is always based on a certain transformation p — z a, also the building blocks with switched capacitors known so far correspond to the corresponding analog building blocks only for a certain type of this transformation.

Základní nevýhodou současného stavu je tedy skutečnost, že dosud známé stavební bloky se spínanými kapacitory neumožňují syntézu tohoto druhu obvodů přímo v oblasti z, například přímo přenosovou funkci T (z).The fundamental disadvantage of the current state of the art is therefore the fact that the previously known switched capacitor building blocks do not allow the synthesis of this type of circuits directly in the z domain, for example directly the transfer function T(z).

Uvedenou nevýhodu současného stavu odstraňuje zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jehož podstatou je, že je tvořeno napěťovým zesilovačem, spojeným svým vstupem s prvním vývodem integračního kapacitoru, jehož druhý vývod je uzemněn, s výstupem každého p-tého z celkového počtu P vstupních přímo vybíjených spínaných kapacitních bloků, kde p je přirozené číslo v rozmezí od 1 do P, s výstupem každého q-tého z celkového počtu Q vstupních invertujících přepínaných kapacitních bloků, kde q je přirozené číslo v rozmezí od 1 do Q, s výstupem každého r-tého z celkového počtu R vstupních přepínaných kapacitních bloků, kde r je přirozené číslo v rozmezí ad 1 do R, se vstupem zpětnovazebního přímo vybíjeného kapacitního bloku a se vstupem zpětnovazebního invertujícího přepínaného kapacitního bloku, a svým výstupem s výstupem zpětnovazebního přímo vybíjeného kapacitního bloku a s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku, přičemž každý kapacitní blok ze skupiny zahrnující první až P-tý vstupní přímo vybíjený spínaný kapacitní blok, první až Q-tý vstupní invertující přepínaný kapacitní blok a první až R-tý vstupní přepínaný kapacitní blok, je opatřen jedním samostatným vstupem.The above-mentioned disadvantage of the current state is eliminated by the connection of a multi-input building block with switched capacitors according to the invention, the essence of which is that it is formed by a voltage amplifier, connected by its input to the first terminal of an integrating capacitor, the second terminal of which is grounded, with the output of every p-th of the total number P of input directly discharged switched capacitance blocks, where p is a natural number in the range from 1 to P, with the output of every q-th of the total number Q of input inverting switched capacitance blocks, where q is a natural number in the range from 1 to Q, with the output of every r-th of the total number R of input switched capacitance blocks, where r is a natural number in the range from 1 to R, with the input of a feedback directly discharged capacitance block and with the input of a feedback inverting switched capacitance block, and with its output with the output of a feedback directly discharged capacitance block and with the output of a feedback inverting switched capacitance block, each capacitance block from the group comprising the first to P-th input directly discharged switched capacitance block, the first to Q-th input inverting switched capacitance block and the first to R-th input switched capacitance block, is provided with one separate input.

Výhoda zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu spočívá v tom, že umožňuje přímou syntézu obvodů se spínanými kapacitory v oblasti z a lze ho aplikovat na libovolnou známou strukturu vycházející z rozkladu přenosové funkce definované v této oblasti na dílčí funkce prvního řádu.The advantage of the multi-input switched capacitor building block circuit according to the invention is that it allows direct synthesis of switched capacitor circuits in the z domain and can be applied to any known structure based on the decomposition of the transfer function defined in this domain into first-order partial functions.

Vynález bude dále podrobněji popsán podle přiložených výkresů, kde na obr. 1 je znázorněno blokové schéma základního zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu a na obr. 2 je znázorněno schéma zapojení příkladného provedení vícevstupového bloku se spínanými kapacitory podle vynálezu. Základní zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jak je znázorněno na obr. 1, je tvořeno napěťovým zesilovačem 1, k jehož vstupu je připojen první vývod integračního kapacitoru ,2, jehož druhý vývod je uzemněn, soustavou P vstupních přímovybíjených spínaných kapacitních bloků 3p, kde p je přirozené číslo v rozmezí od 1 do P, soustavou Q vstupních invertujících přepínaných kapacitních bloků 4q, kde q je přirozené číslo v rozmezí od 1 do Q, soustavou R vstupních přepínaných kapacitních bloků 5r, kde r je přirozené číslo v rozmezí od 1 do R, zpětnovazebním přímo vybíjeným spínaným kapacitním blokem 6 a zpětnovazebním invertujícím přepínaným kapacitním blokem 7. Přitom jsou každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p, každý q-tý vstupní invertující přepínaný kapacitní blok 4q a každý r-tý vstupní přepínaný kapacitní blok 5r spojeny se vstupem napěťového zesilovače 1, k němuž jsou připojeny i vstupy zpětnovazebního přímo vybíjeného spínaného kapacitního bloku 6 a vstup zpětnovazebního invertujícího, přepínaného kapacitního bloku 7. K výstupu napěťového zesilovače 1, který je současně i výstupem celého zapojení, jsou připojeny výstup zpětnovazebního přímo vybíjeného spínaného kapacitního bloku 6 a výstup zpětnovazebního invertujícího přepínaného kapacitního bloku 7. Přitom jsou každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p, každý q-tý vstupní invertující přepínaný kapacitní blok 4q a každý r-tý vstupní přepínaný kapacitní blok 5r opatřený jedním samostatným vstupem a každý z těchto vstupů je současně i jedním ze vstupů celého zapojení.The invention will be further described in more detail with reference to the accompanying drawings, where Fig. 1 shows a block diagram of the basic connection of a multi-input building block with switched capacitors according to the invention and Fig. 2 shows a connection diagram of an exemplary embodiment of a multi-input block with switched capacitors according to the invention. The basic circuit of the multi-input switched capacitor building block according to the invention, as shown in Fig. 1, consists of a voltage amplifier 1, to whose input is connected the first terminal of the integrating capacitor 2, the second terminal of which is grounded, a set of P input direct-discharge switched capacitance blocks 3p, where p is a natural number in the range from 1 to P, a set of Q input inverting switched capacitance blocks 4q, where q is a natural number in the range from 1 to Q, a set of R input switched capacitance blocks 5r, where r is a natural number in the range from 1 to R, a feedback direct-discharge switched capacitance block 6 and a feedback inverting switched capacitance block 7. In this case, every p-th input direct-discharge switched capacitance block 3p, every q-th input inverting switched capacitance block 4q and every r-th input switched capacitance block 5r is connected to the input of voltage amplifier 1, to which are also connected the inputs of feedback directly discharged switched capacitance block 6 and the input of feedback inverting, switched capacitance block 7. To the output of voltage amplifier 1, which is also the output of the entire circuit, are connected the output of feedback directly discharged switched capacitance block 6 and the output of feedback inverting switched capacitance block 7. In this case, each p-th input directly discharged switched capacitance block 3p, each q-th input inverting switched capacitance block 4q and each r-th input switched capacitance block 5r is provided with one separate input and each of these inputs is also one of the inputs of the entire circuit.

Ve výhodném provedení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, znázorněném na obr. 2, je každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p tvořen p-tým přímo vybíjeným spínaným kapacitorem 8p a vstupním přepínačem 9 a výstupním přepínačem 10 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p, přičemž vstupní přepínač 9 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p je spojen svou společnou svorkou s prvním vývodem p-tého přímo vybíjeného spínaného kapacitoru 8p, svou první svorkou se vstupem p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p je spojen svou společnou svorkou s druhým vývodem p-tého přímo vybíjeného spínaného kapacitoru 8p, svou první svorkou s výstupem p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p a svou druhou svorkou se zemí. Každý q-tý vstupní invertující přepínaný kapacitní blok 4q je tvořen q-tým invertujícím přepínaným kapacitorem llq a vstupním přepínačem 9 a výkupním přepínačem 10 q-tého vstupního ln\ ertujícího přepínaného kapacitního bloku 4q, přičemž vstupní přepínač 9 q-tého vstupního invertujícího přepínaného kapacitní! ? bloku 4q je spojen svou společnou svorkou s prvním vývodem q-tého invertujícího přepínaného kapacitoru llq, svou první svorkou se vstupem q-tého vstupního invertujícího přepínaného kapacitního bloku 4q a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 q-tého výstupního invertujícího přepínaného kapacitního bloku 4q je spojen svou společnou svorkou s druhým vývodem q-tého invertujícího přepínaného kapacitoru llq, svou první svorkou se zemí a svou druhou svorkou s výstupem q-tého vstupního invertujícího přepínaného kapacitního bloku 4q. Každý r-tý vstupní přepínaný kapacitní blok 5r je tvořen r-tým přepínaným kapacitorem 12r, spojeným svým prvním vývodem se zemí a svým druhým vývodem se společnou svorkou r-tého vnitřního přepínače 13, jehož první svorka je spojena se vstupem r-tého vstupního přepínaného kapacitního bloku 3r a jehož druhá svorka je spojena s výstupem r-tého vstupního přepínaného kapacitního bloku 5r. Zpětnovazební přímovybíjený kapacitní blok 6 je tvořen prvním zpětnovazebním kapacitorem 14 a vstupním přepínačem 9 a výstupním přepínačem 10 zpětnovazebního přímo vybíjeného kapacitního bloku 6, přičemž vstupní přepínač 9 zpětnovazebního přímo vybíjeného kapacitního bloku 6 je spojen svou společnou svorkou s prvním vývodem prvního zpětnovazebního kapacitoru 14, svou první svorkou se vstupem zpětnovazebního přímo vybíjeného kapacitního bloku 6 a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 zpětnovazebního přímo vybíjeného kapacitního bloku 6 je spojen svou společnou svorkou s druhým vývodem prvního zpětnovazebního kapacitoru 14, svou první svorkou s výstupem zpětnovazebního přímo vybíjeného kapacitního bloku a svou druhou svorkou se zemí. Zpětnovazební in0 vertující přepínaný kapacitní blok 7 je tvořen druhým zpětnovazebním kapacitorem 15 a vstupním přepínačem 9 a výstupním přepínačem 10 zpětnovazebního invertujícího přepínaného kapacitního bloku 7, přičemž vstupní přepínač 9 zpětnovazebního invertujícího přepínaného kapacitního bloku 7 je spojen svou společnou svorkou s prvním vývodem druhého zpětnovazebního kapacitoru 15, svou první svorkou se zemí a svou druhou svorkou se vstupem zpětnovazebního invertujícího přepínaného kapacitního bloku 7, zatímco výstupní přepínač 10 zpětnovazebního invertujícího přepínaného kapacitního bloku 7 je spojen svou společnou svorkou s druhým vývodem druhého zpětnovazebního kapacitoru 15, svou první svorkou s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku 7 a svou druhou svorkou se zemí.In a preferred embodiment of the multi-input switched capacitor building block according to the invention, shown in Fig. 2, each p-th input directly discharged switched capacitance block 3p is formed by a p-th directly discharged switched capacitor 8p and an input switch 9 and an output switch 10 of the p-th input directly discharged switched capacitance block 3p, wherein the input switch 9 of the p-th input directly discharged switched capacitance block 3p is connected by its common terminal to the first terminal of the p-th directly discharged switched capacitor 8p, its first terminal to the input of the p-th input directly discharged switched capacitance block 3p and its second terminal to ground, while the output switch 10 of the p-th input directly discharged switched capacitance block 3p is connected by its common terminal to the second terminal of the p-th directly discharged switched capacitor 8p, its first terminal with the output of the p-th input directly discharged switched capacitance block 3p and its second terminal with ground. Each q-th input inverting switched capacitance block 4q is formed by the q-th inverting switched capacitor 11q and the input switch 9 and the redemption switch 10 of the q-th input ln\ erturing switched capacitance block 4q, wherein the input switch 9 of the q-th input inverting switched capacitance! ? of the block 4q is connected by its common terminal to the first terminal of the q-th inverting switched capacitor 11q, by its first terminal to the input of the q-th input inverting switched capacitor block 4q and by its second terminal to ground, while the output switch 10 of the q-th output inverting switched capacitor block 4q is connected by its common terminal to the second terminal of the q-th inverting switched capacitor 11q, by its first terminal to ground and by its second terminal to the output of the q-th input inverting switched capacitor block 4q. Each r-th input switched capacitance block 5r is formed by an r-th switched capacitor 12r, connected by its first terminal to ground and by its second terminal to the common terminal of the r-th internal switch 13, whose first terminal is connected to the input of the r-th input switched capacitance block 3r and whose second terminal is connected to the output of the r-th input switched capacitance block 5r. The feedback direct-discharge capacitance block 6 is formed by a first feedback capacitor 14 and an input switch 9 and an output switch 10 of the feedback direct-discharge capacitance block 6, wherein the input switch 9 of the feedback direct-discharge capacitance block 6 is connected by its common terminal to the first output of the first feedback capacitor 14, its first terminal to the input of the feedback direct-discharge capacitance block 6 and its second terminal to ground, while the output switch 10 of the feedback direct-discharge capacitance block 6 is connected by its common terminal to the second output of the first feedback capacitor 14, its first terminal to the output of the feedback direct-discharge capacitance block and its second terminal to ground. The feedback inverting switched capacitance block 7 is formed by a second feedback capacitor 15 and an input switch 9 and an output switch 10 of the feedback inverting switched capacitance block 7, wherein the input switch 9 of the feedback inverting switched capacitance block 7 is connected by its common terminal to the first output of the second feedback capacitor 15, its first terminal to ground and its second terminal to the input of the feedback inverting switched capacitance block 7, while the output switch 10 of the feedback inverting switched capacitance block 7 is connected by its common terminal to the second output of the second feedback capacitor 15, its first terminal to the output of the feedback inverting switched capacitance block 7 and its second terminal to ground.

V činnosti vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu se ke vstupním svorkám zapojení připojí zdroje vstupního napětí a všechny vstupní přepínače 9, výstupní přepínače 10 a vnitřní přepínače 13 se pravidelně dvoufázově přepínají tak, že u nich dochází v liché fázi ke spojení společné svorky a první svorky a v sudé fázi ke spojení společné svorky a druhé svorky. V liché fázi se tak každý p-tý přímo vybíjený spínaný kapacitor 8p a první zpětnovazební kapacitor 14 nabíjejí, zatímco v sudé fázi se přímo vybíjejí, aniž by svůj náboj předaly jiným kapacitorům. Každý q-tý invertující přepínaný kapacitor llq a druhý zpětnovazební kapacitor 15 se v liché fázi spínání také nabíjejí, avšak v sudé fázi předávají svůj náboj s opačnou polaritou integračnímu kapacitoru 2, zatímco každý r-tý přepínaný kapacitor 12r, který se také v liché fázi spínání nabíjí, předává v sudé fázi tento náboj integračnímu kapacitoru 2 s nezměněnou polaritou. Napěťový zesilovač 1 zesiluje napětí z integračního kapacitoru 2, takže na výstupu zapojení ie v liché fázi spínání napětíIn the operation of the multi-input switched capacitor building block according to the invention, input voltage sources are connected to the input terminals of the circuit and all input switches 9, output switches 10 and internal switches 13 are switched regularly in two phases such that in them the common terminal and the first terminal are connected in the odd phase and the common terminal and the second terminal are connected in the even phase. Thus, in the odd phase, every p-th directly discharged switched capacitor 8p and the first feedback capacitor 14 are charged, while in the even phase they are directly discharged without transferring their charge to other capacitors. Every qth inverting switched capacitor llq and the second feedback capacitor 15 are also charged in the odd switching phase, but in the even phase they transfer their charge with the opposite polarity to the integrating capacitor 2, while every rth switched capacitor 12r, which is also charged in the odd switching phase, transfers this charge to the integrating capacitor 2 with unchanged polarity in the even phase. The voltage amplifier 1 amplifies the voltage from the integrating capacitor 2, so that at the output of the circuit ie in the odd switching phase the voltage

ÍL) _P=PÍL) _P =P

P,ť ^{3P (L)P,t ^{ 3P (L)

3P3P

ÍL) tt ^U*t *^Z ty r=RÍL) tt ^U *t * ^Z ty r=R

X—IX—I

Zj iI know

(Li(If

K_sr-u_Sr (O kde U_3p ^ÍL> je napětí přiváděné na vstup p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p, U4q^(L) je napětí přiváděné na vstup q-tého vstupního invertujícího přepínaného kapacitního bloku 4q, U5r^(L) je napětí přiváděné na vstup r-tého vstupního přepínaného kapacitního bloku 5r, zatímco koeficienty přenosu K_3p, K_4q a K_5r jsou dány vztahyK _sr -u _Sr (O where U _3p ^ÍL > is the voltage applied to the input of the p-th input direct-discharge switched capacitance block 3p, U4q ^(L) is the voltage applied to the input of the q-th input inverting switched capacitance block 4q, U5r ^(L) is the voltage applied to the input of the r-th input switched capacitance block 5r, while the transfer coefficients K _3p , K _4q and K _5r are given by the relations

K_3p = ±K.-^r(2)K _3p = ±K.-^r(2)

S’ S’ +· +· c c Í3J Í3J K_sir = To _sir = -f- -f- Í4J Í4J C C kde- where- 1 1 ¹ A ¹ A -, -, K-~- K-~- 1+ ~~ 1+ ~~ + + > , > , A A Q \ Q \ q-1 q-1

ΣΞ r= 1ΣΞ r= 1

Srj (5i přičemž C_3p je kapacita p-tého přímo vybíjeného spínaného kapacitoru 8p, C_4q je kapacita q-tého invertujícího přepínaného kapacitoru llq, C_5l je kapacita r-tého přepínaného kapacitoru 12r, C je kapacita integračního kapacitoru 2 a A je zesílení napěťového zesilovače 1. Vztah (1) platí za předpokladu, že kapacita druhého zpětnovazebního kapacitoru 15 je rovna C/A. Znaménka jednotlivých koeficientů přenosu K_3p, K_4q a K_5r ve vztazích (2j, (3j a (4) jsou dány hodnotou kapacity Co prvního zpětnovazebního kapacitoru 14, pro kterou platí vztahSrj (5i where C _3p is the capacitance of the pth directly discharged switched capacitor 8p, C _4q is the capacitance of the qth inverting switched capacitor llq, C _5l is the capacitance of the rth switched capacitor 12r, C is the capacitance of the integrating capacitor 2 and A is the gain of the voltage amplifier 1. The relation (1) is valid provided that the capacitance of the second feedback capacitor 15 is equal to C/A. The signs of the individual transfer coefficients K _3p , K _4q and K _5r in the relations (2j, (3j and (4) are given by the value of the capacitance Co of the first feedback capacitor 14, for which the relation

P=PP=P

C = —— ° A-1 p=1C = —— ° A-1 p=1

C. +· C (1 +· 3pC. + C (1 + 3p

Přenos napětí v liché fázi spínání ze vstupu každého p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p tedy nemá časové zpoždění a je bud' kladný nebo záporný podle toho, zda v rovnici (6) platí horní nebo dolní znaménko. Přenos napětí ze vstupu každého q-tého vstupního invertujícího přepínaného kapacitního bloku 4q je zpožděný o jednu periodu spínání, stejně jako přenos napětí z každého r-tého vstupu vstupního přepínaného kapacitního bloku 5r, který však má vždy opačné znaménko, což vyplývá z rovnice (3) a (4).The voltage transfer in the odd switching phase from the input of each p-th input directly discharged switched capacitance block 3p therefore has no time delay and is either positive or negative depending on whether the upper or lower sign applies in equation (6). The voltage transfer from the input of each q-th input inverting switched capacitance block 4q is delayed by one switching period, as is the voltage transfer from each r-th input of the input switched capacitance block 5r, which, however, always has the opposite sign, which follows from equations (3) and (4).

Vynález je možné s výhodou využít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohohranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.The invention can be advantageously used in the synthesis of more complex switched capacitor circuits, especially higher-order filters and polygons, if their properties are prescribed directly in the z-plane.

Claims

SUBJECT

Switching capacitor multi-input building block, characterized in that it consists of a voltage amplifier (1j) connected by its inlet to the first terminal of the integration capacitor (2), the second terminal of which is grounded, with the output of each p-th of the total P input direct-charge switched capacitance blocks (3p), where p is a natural number ranging from 1 to P, outputting each q-th of the total number of Q input inverting switched capacitance blocks (4qj, where q is a natural number ranging from 1 to Q) with the output of each r-th of the total number of R input switched capacitance blocks (5r), where r is a natural number within the range of ² inventions

1 to R, with a feedback direct-charge capacitance block input (6) and a feedback inverted ¹ switched capacitance block input (7j) and its output with a feedback direct-charge capacitance block output (6) and a feedback inverted switched capacitance block output (7), each a capacitance block from the group comprising a first to Pth input direct charge switched capacitance block (31 to 3P), a first to Qth input inverted switched capacitance block (41-4Qj) and a first to Rth input switched switched capacitance block (51-5R) , is provided with one separate inlet.