CS243228B1

CS243228B1 - Multi-inlet building block connection with switched capacitors

Info

Publication number: CS243228B1
Application number: CS849141A
Authority: CS
Inventors: Jiri Pospisil; Tomas Dostal
Original assignee: Jiri Pospisil; Tomas Dostal
Priority date: 1984-11-28
Filing date: 1984-11-28
Publication date: 1986-06-12
Also published as: CS914184A1

Abstract

Řešení se týká zapojení vícevstupového stavebního bloku spínacími kapacitory. Podstatou řešení je, že je tvořeno napěťovým zesilovačem, uzemněným integrovaným kapacitorem, sadou vstupních přímo vybíjených spínaných kapacitních bloků, sadou vstupních invertujících přepínaných kapacitních bloků, sadou vstupních přepínaných kapacitních bloků, zpětnovazebním přímovybíjeným spínaným kapacitním blokem a zpětnovazebním invertujícím přepínaným kapacitním blokem. Výstupní napětí zapojení je rovno váženému součtu jednotlivých vstupních napětí, přičemž přenosy od vstupních přepínaných kapacitních bloků a od vstupních invertujících přepínaných bloků jsou navíc zpožděny o dobu periody spínání. Hodnoty všech koeficientů přenosu včetně jejich známek lze snadno nastavit pomocí kapacit jednotlivých spínaných a přepínaných kapacitních bloků. Řešení je možné s výhodou použít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.The solution concerns multi-input wiring building block with switching capacitors. The essence The solution is that it is made up of voltage amplifier, grounded integrated capacitor, a set of input directly discharged of switched capacitive blocks, by a set input inverting switched capacitance blocks, with a set of input switches capacitive blocks, feedback-directing switched capacitance block a feedback inverted switched capacitance block. The output voltage of the wiring is equal to the weighted sum of each input tensions, with transmissions from input switching capacity blocks and input ones inverted switched blocks are additionally delayed by the switching period. Values all transmission coefficients including their stamps can be easily set with capacities individual switching and switching capacitance blocks. The solution can be advantageously used in synthesis more complex circuits with switched capacitors, especially high-order and multi-defense filters if their properties are prescribed right in the z plane.

Description

(54) Zapojení vícevstupového stavebního bloku se spínanými kapacitory(54) Connection of multi-input building block with switched capacitors

Řešení se týká zapojení vícevstupového stavebního bloku spínacími kapacitory. Podstatou řešení je, že je tvořeno napěťovým zesilovačem, uzemněným integrovaným kapacitorem, sadou vstupních přímo vybíjených spínaných kapacitních bloků, sadou vstupních invertujících přepínaných kapacitních bloků, sadou vstupních přepínaných kapacitních bloků, zpětnovazebním přímovybíjeným spínaným kapacitním blokem a zpětnovazebním invertujícím přepínaným kapacitním blokem. Výstupní napětí zapojení je rovno váženému součtu jednotlivých vstupních napětí, přičemž přenosy od vstupních přepínaných kapacitních bloků a od vstupních invertujících přepínaných bloků jsou navíc zpožděny o dobu periody spínání. Hodnoty všech koeficientů přenosu včetně jejich známek lze snadno nastavit pomocí kapacit jednotlivých spínaných a přepínaných kapacitních bloků.The solution concerns the connection of a multi-input building block with switching capacitors. The essence of the solution is that it consists of a voltage amplifier, a grounded integrated capacitor, a set of input directly discharged switched capacitance blocks, a set of input inverted switched capacitance blocks, a set of input switched capacitance blocks, a feedback direct-charge switched capacitance feedback block and a feedback inverted block. The output wiring voltage is equal to the weighted sum of the individual input voltages, while the transmissions from the input switched capacitance blocks and the input inverted switched blocks are additionally delayed by the switching period time. The values of all transmission coefficients, including their markers, can be easily set using the capacities of the individual switched and switched capacitive blocks.

Řešení je možné s výhodou použít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.The solution can be advantageously used in the synthesis of more complex circuits with switched capacitors, especially higher order filters and multi-ports, if their properties are prescribed directly in the z plane.

• -,3c3c

P. Z PjP. Z Pj

PZP1“ pHPZP1 "pH

PZ^PPZ ^ P

PIPI

ZT“ZT "

PHPH

TT

R 1 R 1

ote tote t

XX

4 3 2.2 82.2

Vynález se týká zapojení vícevstupového stavebního bloku se spínanými kapacitory.The invention relates to a multi-input building block with switched capacitors.

Dosud známé metody syntézy důvodů se spínanými kapacitory jsou dvojího druhu, a to nepřímá, kdy se prvky či bloky nekapacitního charakteru v analogových obvodech nahrazují odpovídajícími obvody se spínanými kapacitory, a přímá, kdy se simuluje přenosná funkce odpovídajícího analogového obvodu jako celku. V obou případech se při návrhu vždy vychází z určité transformace p — z a, také dosud známé stavební bloky se spínanými kapacitory odpovídají příslušným analogovým stavebním blokům pouze pro určitý typ této transformace.The known methods for synthesizing switched capacitor reasons are of two kinds, indirect, in which elements or blocks of a non-capacity nature in analog circuits are replaced by corresponding switched capacitor circuits, and direct, in which the portable function of the corresponding analog circuit as a whole is simulated. In both cases the design is always based on a certain transformation p - z and, also known building blocks with switched capacitors, correspond to the corresponding analog building blocks only for a certain type of this transformation.

Základní nevýhodou současného stavu je tedy skutečnost, že dosud známé stavební bloky se spínanými kapacitory neumožňují syntézu tohoto druhu obvodů přímo v oblasti z, například přímo přenosovou funkci T (z).The basic disadvantage of the present state is, therefore, that the known switching capacitor building blocks do not allow the synthesis of this kind of circuitry directly in the z region, for example directly the transfer function T (z).

Uvedenou nevýhodu současného stavu odstraňuje zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jehož podstatou je, že je tvořeno napěťovým zesilovačem, spojeným svým vstupem s prvním vývodem integračního kapacitoru, jehož druhý vývod je uzemněn, s výstupem každého p-tého z celkového počtu P vstupních přímo vybíjených spínaných kapacitních bloků, kde p je přirozené číslo v rozmezí od 1 do P, s výstupem každého q-tého z celkového počtu Q vstupních invertujících přepínaných kapacitních bloků, kde q je přirozené číslo v rozmezí od 1 do Q, s výstupem každého r-tého z celkového počtu R vstupních přepínaných kapacitních bloků, kde r je přirozené číslo v rozmezí ad 1 do R, se vstupem zpětnovazebního přímo vybíjeného kapacitního bloku a se vstupem zpětnovazebního invertujícího přepínaného kapacitního bloku, a svým výstupem s výstupem zpětnovazebního přímo vybíjeného kapacitního bloku a s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku, přičemž každý kapacitní blok ze skupiny zahrnující první až P-tý vstupní přímo vybíjený spínaný kapacitní blok, první až Q-tý vstupní invertující přepínaný kapacitní blok a první až R-tý vstupní přepínaný kapacitní blok, je opatřen jedním samostatným vstupem.This disadvantage of the current state is eliminated by the connection of the multi-input switching capacitor building block according to the invention, which consists of a voltage amplifier connected by its input to the first terminal of the integrating capacitor, the second terminal of which is grounded, with the output of each p-th of P input directly discharged switching capacitance blocks, where p is a natural number ranging from 1 to P, with the output of each qth of the total number of Q input inverting switched capacitance blocks, where q is a natural number ranging from 1 to Q, with the output of each r-th of the total number of R input switched capacitance blocks, where r is a natural number in the range of ad 1 to R, with a direct discharged capacitive block feedback input and an inverted inverted switched capacitive block input, and its output with direct feedback output a capacitive block and having a feedback inverting switched capacitance block output, wherein each capacitive block of the group comprises a first to Pth input directly discharged switched capacitance block, a first to Qth input inverted switched capacitance block, and a first to Rth input switched capacitance block , is provided with one separate inlet.

Výhoda zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu spočívá v tom, že umožňuje přímou syntézu obvodů se spínanými kapacitory v oblasti z a lze ho aplikovat na libovolnou známou strukturu vycházející z rozkladu přenosové funkce definované v této oblasti na dílčí funkce prvního řádu.The advantage of connecting a multi-input switching capacitor building block according to the invention is that it allows direct synthesis of switched capacitor circuits in the z region and can be applied to any known structure based on the decomposition of the transfer function defined in this region into first order partial functions.

Vynález bude dále podrobněji popsán podle přiložených výkresů, kde na obr. 1 je znázorněno blokové schéma základního zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu a na obr. 2 je znázorněno schéma zapojení příkladného provedení vícevstupového bloku se spínanými kapacitory podle vynálezu. Základní zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jak je znázorněno na obr. 1, je tvořeno napěťovým zesilovačem 1, k jehož vstupu je připojen první vývod integračního kapacitoru ,2, jehož druhý vývod je uzemněn, soustavou P vstupních přímovybíjených spínaných kapacitních bloků 3p, kde p je přirozené číslo v rozmezí od 1 do P, soustavou Q vstupních invertujících přepínaných kapacitních bloků 4q, kde q je přirozené číslo v rozmezí od 1 do Q, soustavou R vstupních přepínaných kapacitních bloků 5r, kde r je přirozené číslo v rozmezí od 1 do R, zpětnovazebním přímo vybíjeným spínaným kapacitním blokem 6 a zpětnovazebním invertujícím přepínaným kapacitním blokem 7. Přitom jsou každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p, každý q-tý vstupní invertující přepínaný kapacitní blok 4q a každý r-tý vstupní přepínaný kapacitní blok 5r spojeny se vstupem napěťového zesilovače 1, k němuž jsou připojeny i vstupy zpětnovazebního přímo vybíjeného spínaného kapacitního bloku 6 a vstup zpětnovazebního invertujícího, přepínaného kapacitního bloku 7. K výstupu napěťového zesilovače 1, který je současně i výstupem celého zapojení, jsou připojeny výstup zpětnovazebního přímo vybíjeného spínaného kapacitního bloku 6 a výstup zpětnovazebního invertujícího přepínaného kapacitního bloku 7. Přitom jsou každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p, každý q-tý vstupní invertující přepínaný kapacitní blok 4q a každý r-tý vstupní přepínaný kapacitní blok 5r opatřený jedním samostatným vstupem a každý z těchto vstupů je současně i jedním ze vstupů celého zapojení.BRIEF DESCRIPTION OF THE DRAWINGS The invention will now be described in more detail with reference to the accompanying drawings, in which: Figure 1 shows a basic circuit diagram of a multi-input switched capacitor building block according to the invention; The basic connection of the multi-input switching capacitor building block according to the invention, as shown in Fig. 1, consists of a voltage amplifier 1, to whose input the first terminal of the integrating capacitor 2 is connected, the second terminal of which is grounded. 3p, where p is a natural number ranging from 1 to P, by a system of Q input inverting switched capacitance blocks 4q, where q is a natural number ranging from 1 to Q, by a system of R input switching capacitance blocks 5r, where r is a natural number within a range from 1 to R, the feedback directly discharged switched capacitance block 6 and the feedback inverted switched capacitance block 7. In doing so, each p-th input is a direct discharged switched capacitance block 3p, each q-th input inverted switched capacitance block 4q, and each r-th input switched capacity block 5r connected to the input of the voltage amplifier 1, to which the inputs of the feedback directly discharged switched capacitance block 6 and the input of the feedback inverting, switched capacitance block 7 are connected. The output of the direct amplified feedback amplifier 1 is connected to the output of the voltage amplifier 1. the switching capacitance block 6 and the feedback inverting switched capacitance block output 7. At the same time, each p-th input directly discharged switched capacitance block 3p, each q-th input inverted switched capacitance block 4q, and each r-th input switched capacitance block 5r are provided with one separate input and each of these inputs is also one of the inputs of the whole wiring.

Ve výhodném provedení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, znázorněném na obr. 2, je každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p tvořen p-tým přímo vybíjeným spínaným kapacitorem 8p a vstupním přepínačem 9 a výstupním přepínačem 10 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p, přičemž vstupní přepínač 9 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p je spojen svou společnou svorkou s prvním vývodem p-tého přímo vybíjeného spínaného kapacitoru 8p, svou první svorkou se vstupem p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p je spojen svou společnou svorkou s druhým vývodem p-tého přímo vybíjeného spínaného kapacitoru 8p, svou první svorkou s výstupem p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p a svou druhou svorkou se zemí. Každý q-tý vstupní invertující přepínaný kapacitní blok 4q je tvořen q-tým invertujícím přepínaným kapacitorem llq a vstupním přepínačem 9 a výkupním přepínačem 10 q-tého vstupního ln\ ertujícího přepínaného kapacitního bloku 4q, přičemž vstupní přepínač 9 q-tého vstupního invertujícího přepínaného kapacitní! ? bloku 4q je spojen svou společnou svorkou s prvním vývodem q-tého invertujícího přepínaného kapacitoru llq, svou první svorkou se vstupem q-tého vstupního invertujícího přepínaného kapacitního bloku 4q a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 q-tého výstupního invertujícího přepínaného kapacitního bloku 4q je spojen svou společnou svorkou s druhým vývodem q-tého invertujícího přepínaného kapacitoru llq, svou první svorkou se zemí a svou druhou svorkou s výstupem q-tého vstupního invertujícího přepínaného kapacitního bloku 4q. Každý r-tý vstupní přepínaný kapacitní blok 5r je tvořen r-tým přepínaným kapacitorem 12r, spojeným svým prvním vývodem se zemí a svým druhým vývodem se společnou svorkou r-tého vnitřního přepínače 13, jehož první svorka je spojena se vstupem r-tého vstupního přepínaného kapacitního bloku 3r a jehož druhá svorka je spojena s výstupem r-tého vstupního přepínaného kapacitního bloku 5r. Zpětnovazební přímovybíjený kapacitní blok 6 je tvořen prvním zpětnovazebním kapacitorem 14 a vstupním přepínačem 9 a výstupním přepínačem 10 zpětnovazebního přímo vybíjeného kapacitního bloku 6, přičemž vstupní přepínač 9 zpětnovazebního přímo vybíjeného kapacitního bloku 6 je spojen svou společnou svorkou s prvním vývodem prvního zpětnovazebního kapacitoru 14, svou první svorkou se vstupem zpětnovazebního přímo vybíjeného kapacitního bloku 6 a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 zpětnovazebního přímo vybíjeného kapacitního bloku 6 je spojen svou společnou svorkou s druhým vývodem prvního zpětnovazebního kapacitoru 14, svou první svorkou s výstupem zpětnovazebního přímo vybíjeného kapacitního bloku a svou druhou svorkou se zemí. Zpětnovazební in0 vertující přepínaný kapacitní blok 7 je tvořen druhým zpětnovazebním kapacitorem 15 a vstupním přepínačem 9 a výstupním přepínačem 10 zpětnovazebního invertujícího přepínaného kapacitního bloku 7, přičemž vstupní přepínač 9 zpětnovazebního invertujícího přepínaného kapacitního bloku 7 je spojen svou společnou svorkou s prvním vývodem druhého zpětnovazebního kapacitoru 15, svou první svorkou se zemí a svou druhou svorkou se vstupem zpětnovazebního invertujícího přepínaného kapacitního bloku 7, zatímco výstupní přepínač 10 zpětnovazebního invertujícího přepínaného kapacitního bloku 7 je spojen svou společnou svorkou s druhým vývodem druhého zpětnovazebního kapacitoru 15, svou první svorkou s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku 7 a svou druhou svorkou se zemí.In the preferred embodiment of the multi-input switching capacitor building block of the invention shown in Fig. 2, each p-th input directly discharged switched capacitance block 3p is formed by the p-th directly discharged switched capacitor 8p and input switch 9 and output switch 10 pth. an input direct discharged switched capacitance block 3p, wherein the input switch 9p of the fifth direct discharged switched capacitance block 3p is connected by its common terminal to the first terminal of the fifth direct discharged switched capacitor 8p, by its first terminal to the input of the fifth direct discharged switched capacitor of the switched capacitance block 3p and its second ground terminal, while the output switch 10p of the fifth direct discharged switched capacitance block 3p is connected by its common terminal to the second terminal of the fifth direct discharged switched capacitor 8p, by its first output terminal m of the p-th input directly discharged switched capacitance block 3p and its second ground terminal. Each qth input inverted switched capacitance block 4q is formed by the qth inverted switched capacitor 11q and the input switch 9 and the switch 10 of the qth input inverted switched capacitance block 4q, wherein the input switch 9 of the qth input inverted switched capacitance ! ? block 4q is connected by its common terminal to the first terminal of the qth inverting switched capacitor 11q, its first terminal to the qth input of inverting switched capacitance block 4q, and its second terminal to ground, while the output switch 10 of the qth output inverting switched capacitance block 4q is connected by its common terminal to the second terminal of the q-th inverting switched capacitor 11q, its first terminal to ground and its second terminal to the output of the q-th inverting switched capacitance block 4q. Each r-th input switched capacitance block 5r is formed by a r-th switched capacitor 12r connected by its first terminal to ground and its second terminal to a common terminal of the r-th internal switch 13, the first terminal of which is connected to the input of the r-th input capacitive block 3r and whose second terminal is connected to the output of r-th input switched capacitive block 5r. The direct feedback capacitance block 6 comprises a first feedback capacitor 14 and an input switch 9 and an output switch 10 of the direct discharged capacitance block 6, wherein the input switch 9 of the direct discharged capacitance block 6 is connected by its common terminal to the first terminal of the first feedback capacitor 14. a first terminal with a direct discharged capacitance block input 6 and a second terminal with ground, while the output of the direct discharged direct capacitance block 6 output is connected via its common terminal to the second terminal of the first feedback capacitor 14, its first terminal with the direct discharged capacitance block output and its second clamp to the ground. The feedback in0 vertically switching capacitance block 7 is formed by a second feedback capacitor 15 and an input switch 9 and an output switch 10 of the inverting inverted switched capacitance block 7, the input switch 9 of the inverting inverted switched capacitance block 7 is connected by its common terminal to the first terminal of the second feedback capacitor 15. , its first terminal to ground and its second terminal to the feedback inverting switched capacitance block input 7, while the feedback switch 10 of the inverting inverted switched capacitance block 7 is connected by its common terminal to the second terminal of the second feedback capacitor 15, its first terminal to the feedback inverted output inverting capacity block 7 and its second ground terminal.

V činnosti vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu se ke vstupním svorkám zapojení připojí zdroje vstupního napětí a všechny vstupní přepínače 9, výstupní přepínače 10 a vnitřní přepínače 13 se pravidelně dvoufázově přepínají tak, že u nich dochází v liché fázi ke spojení společné svorky a první svorky a v sudé fázi ke spojení společné svorky a druhé svorky. V liché fázi se tak každý p-tý přímo vybíjený spínaný kapacitor 8p a první zpětnovazební kapacitor 14 nabíjejí, zatímco v sudé fázi se přímo vybíjejí, aniž by svůj náboj předaly jiným kapacitorům. Každý q-tý invertující přepínaný kapacitor llq a druhý zpětnovazební kapacitor 15 se v liché fázi spínání také nabíjejí, avšak v sudé fázi předávají svůj náboj s opačnou polaritou integračnímu kapacitoru 2, zatímco každý r-tý přepínaný kapacitor 12r, který se také v liché fázi spínání nabíjí, předává v sudé fázi tento náboj integračnímu kapacitoru 2 s nezměněnou polaritou. Napěťový zesilovač 1 zesiluje napětí z integračního kapacitoru 2, takže na výstupu zapojení ie v liché fázi spínání napětíIn the operation of the multi-input switching capacitor building block according to the invention, input voltage sources are connected to the input terminals of the wiring and all input switches 9, output switches 10 and internal switches 13 are regularly switched in two phases so that a common terminal is connected in the odd phase. the first terminal and in an even phase to connect the common terminal and the second terminal. Thus, in the odd phase, each p-th direct discharged switched capacitor 8p and the first feedback capacitor 14 charge, while in the even phase they discharge directly without transferring their charge to other capacitors. Each q-th inverting switched capacitor 11q and the second feedback capacitor 15 also charge in the odd switching phase, but in the even phase they transmit their reverse polarity charge to the integrating capacitor 2, while each r-th switching capacitor 12r, also in the odd phase switching the charge, transfers this charge in the even phase to the integrating capacitor 2 with unchanged polarity. The voltage amplifier 1 amplifies the voltage from the integrating capacitor 2, so that at the output of the wiring ie in the odd phase of the voltage switching

ÍL) _P=P( _L ) _P = P

P,ť ^{3P (L)P, t ^{ 3P (L)

3P3P

ÍL) tt ^U*t *^Z ty r=R(L) tt ^U * t * ^Z ty r = R

X—IX — I

Zj iZj i

(Li(If

K_sr-u_Sr (O kde U_3p ^ÍL> je napětí přiváděné na vstup p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p, U4q^(L) je napětí přiváděné na vstup q-tého vstupního invertujícího přepínaného kapacitního bloku 4q, U5r^(L) je napětí přiváděné na vstup r-tého vstupního přepínaného kapacitního bloku 5r, zatímco koeficienty přenosu K_3p, K_4q a K_5r jsou dány vztahyK _sr -u _Sr (O where U _3p ^LL > is the voltage applied to the input of the p-th input directly discharged switched capacitance block 3p, U4q ^(L) is the voltage applied to the input of the qth input inverted switched capacitance block 4q, U5r ^{(L )} is the voltage applied to the input of the r-th input switched capacitance block 5r, while the transmission coefficients K _3p , K _4q and K _5r are given by

K_3p = ±K.-^r(2)K _3p = ± K .- ^ r (1)

S’ WITH' +· + · c C Í3J Í3J K_sir =K _sir = -f- -F- Í4J Í4J C C kde- where- 1 1 ¹ A ¹ A -, -, K-~- K- ~ - 1+ ~~ 1+ ~~ + + > , >, A AND Q \ Q \ q-1 q-1

ΣΞ r= 1ΣΞ r = 1

Srj (5i přičemž C_3p je kapacita p-tého přímo vybíjeného spínaného kapacitoru 8p, C_4q je kapacita q-tého invertujícího přepínaného kapacitoru llq, C_5l je kapacita r-tého přepínaného kapacitoru 12r, C je kapacita integračního kapacitoru 2 a A je zesílení napěťového zesilovače 1. Vztah (1) platí za předpokladu, že kapacita druhého zpětnovazebního kapacitoru 15 je rovna C/A. Znaménka jednotlivých koeficientů přenosu K_3p, K_4q a K_5r ve vztazích (2j, (3j a (4) jsou dány hodnotou kapacity Co prvního zpětnovazebního kapacitoru 14, pro kterou platí vztahSrj (5i where C _3p is the capacitance of the p-th switch-over switched capacitor 8p, C _4q is the q-th capacity of the inverting switched capacitor 11q, C _5l is the r-th switched capacitor capacity 12r, C is the capacitance of the integrating capacitor 2 and A is amplification The relation (1) is assuming that the capacitance of the second feedback capacitor 15 is equal to C / A. The sign of the individual transmission coefficients K _3p , K _4q and K _5r in formulas (2j, (3j and (4)) is given by capacitance C 0 of the first feedback capacitor 14 to which the relationship applies

P=PP = P

C = —— ° A-1 p=1C = — ° A-1 p = 1

C. +· C (1 +· 3pC. + · C (1 + · 3p.)

Přenos napětí v liché fázi spínání ze vstupu každého p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p tedy nemá časové zpoždění a je bud' kladný nebo záporný podle toho, zda v rovnici (6) platí horní nebo dolní znaménko. Přenos napětí ze vstupu každého q-tého vstupního invertujícího přepínaného kapacitního bloku 4q je zpožděný o jednu periodu spínání, stejně jako přenos napětí z každého r-tého vstupu vstupního přepínaného kapacitního bloku 5r, který však má vždy opačné znaménko, což vyplývá z rovnice (3) a (4).Thus, the odd-phase voltage transfer from the input of each p-th input of the directly discharged switched capacitance block 3p does not have a time delay and is either positive or negative, depending on whether the upper or lower sign applies in equation (6). The voltage transfer from the input of each qth input inverting switched capacitance block 4q is delayed by one switching period, as well as the voltage transfer from each rth input of the input switched capacitance block 5r, which however always has the opposite sign, which follows from equation (3). ) and (4).

Vynález je možné s výhodou využít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohohranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.The invention can be advantageously used in the synthesis of more complex switched capacitor circuits, in particular higher order filters and polygons, if their properties are prescribed directly in the z plane.

Claims

SUBJECT

Switching capacitor multi-input building block, characterized in that it consists of a voltage amplifier (1j) connected by its inlet to the first terminal of the integration capacitor (2), the second terminal of which is grounded, with the output of each p-th of the total P input direct-charge switched capacitance blocks (3p), where p is a natural number ranging from 1 to P, outputting each q-th of the total number of Q input inverting switched capacitance blocks (4qj, where q is a natural number ranging from 1 to Q) with the output of each r-th of the total number of R input switched capacitance blocks (5r), where r is a natural number within the range of ² inventions

1 to R, with a feedback direct-charge capacitance block input (6) and a feedback inverted ¹ switched capacitance block input (7j) and its output with a feedback direct-charge capacitance block output (6) and a feedback inverted switched capacitance block output (7), each a capacitance block from the group comprising a first to Pth input direct charge switched capacitance block (31 to 3P), a first to Qth input inverted switched capacitance block (41-4Qj) and a first to Rth input switched switched capacitance block (51-5R) , is provided with one separate inlet.