CS243211B1 - Zapojení pro přesnou regeneraci dvoustavového impulsového signálu - Google Patents

Zapojení pro přesnou regeneraci dvoustavového impulsového signálu Download PDF

Info

Publication number
CS243211B1
CS243211B1 CS841870A CS187084A CS243211B1 CS 243211 B1 CS243211 B1 CS 243211B1 CS 841870 A CS841870 A CS 841870A CS 187084 A CS187084 A CS 187084A CS 243211 B1 CS243211 B1 CS 243211B1
Authority
CS
Czechoslovakia
Prior art keywords
emitter follower
comparator
emitter
input
delay line
Prior art date
Application number
CS841870A
Other languages
English (en)
Other versions
CS187084A1 (en
Inventor
Ladislav Dusek
Original Assignee
Ladislav Dusek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ladislav Dusek filed Critical Ladislav Dusek
Priority to CS841870A priority Critical patent/CS243211B1/cs
Publication of CS187084A1 publication Critical patent/CS187084A1/cs
Publication of CS243211B1 publication Critical patent/CS243211B1/cs

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

Zapojení pro přesnou regeneraci dvoustavového impulsního signálu s proměnnou střídou. Vynález řeší problém odstraňování proměnné stejnoměrné složky na výstupu přenosového systému. Podstata vynálezu spočívá v tom, že na vstup půlené zpožďovací linky je připojen první emitorový sledovač, na střed linky druhý emitorový sledovač, a na výstup linky třetí emitorový sledovač. V emitoru druhého emitorového sledovače je zapojena v propustném směru nejméně jedna dioda, jejíž anoda je spojena s neinvertujícími vstupy prvního a druhého komparátoru. Na invertující vstup prvního komparátoru je připojen emitor třetího emitorového sledovače a na invertující vstup druhého komparátoru emitor prvního emitorového sledovače, přičemž výstupy obou komparátorů jsou připojeny na klopný obvod typu D. Vynálezu lze využít ve sdělovacích přenosových systémech.

Description

(54) Zapojení pro přesnou regeneraci dvoustavového impulsového signálu
Zapojení pro přesnou regeneraci dvoustavového impulsního signálu s proměnnou střídou. Vynález řeší problém odstraňování proměnné stejnoměrné složky na výstupu přenosového systému. Podstata vynálezu spočívá v tom, že na vstup půlené zpožďovací linky je připojen první emitorový sledovač, na střed linky druhý emitorový sledovač, a na výstup linky třetí emitorový sledovač. V emitoru druhého emitorového sledovače je zapojena v propustném směru nejméně jedna dioda, jejíž anoda je spojena s neinvertujícími vstupy prvního a druhého komparátoru. Na invertující vstup prvního komparátoru je připojen emitor třetího emitorového sledovače a na invertující vstup druhého komparátoru emitor prvního emitorového sledovače, přičemž výstupy obou komparátorů jsou připojeny na klopný obvod typu D.
Vynálezu lze využít ve sdělovacích přenosových systémech.
Vynález se týká zapojení pro přesnou regeneraci dvoustavového impulsového signálu s proměnnou střídou.
Je-li přenášen dvoustavový impulsový signál s proměnnou střídou sdělovací soustavou s konečnou šířkou pásma, která má alespoň jednu střídavou vazbu v signálové cestě, mají impulsy na výstupu soustavy proměnnou stejnosměrnou složku. Navíc jsou impulsy zkresleny vlivem konečné šířky pá&tíiu sousravy (pokud jsou náběžné a sestupné hrany impulsů rychlejší než dané šířce pásem odpovídá] a jsou zatíženy šumem. V některých případech je nutná co nejpřesnější regenerace impulsů na výstupu soustavy. Splnění tohoto požadavku je však obtížné, zejména mění-li se perioda a střída impulsového signálu ve velkém rozsahu.
Doposud používaná zapojení pro regeneraci impulsů pracují na principu zaváděče stejnosměrné složky a při vysokých nárocích na přesnost regenerace nevyhovují.
Výše uvedené nedostatky odstraňuje zapojení pro přesnou regeneraci impulsů podle vynálezu, Jeho podstatou je, že zpožďovací linka má ve středu odbočku, přičemž na vstup, střed i výstup této zpožďovací linky je zapojen první, druhý a třetí emitorový sledovač. V emitoru druhého emitorového sledovače, který je zapojen na odbočku zpožďovací linky, je zapojena nejméně jedna dioda v propustném směru, která je dále spojena jednak se zatěžovacím odporem druhého emitorového sledovače a jednak s neinvertujícími vstupy prvního a druhého komparátoru, přičemž vstup zpožďovací linky je spojen přes první emitorový sledovač, který má v bázi odporový trimr pro kompenzaci útlumu zpožďovací linky, s invertujícím vstupem druhého komparátoru. Invertující vstup prvního komparátoru je spojen s výstupem třetího sledovače, zapojeného na výstup zpožďovací linky. Výstup tohoto prvního komparátoru je spojen s asynchronním nastavovacím vstupem klopného obvodu typu D. Výstup druhého komparátoru je spojen s hodinovým vstupem klopného obvodu, jehož datový vstup je uzemněn a nulovací vstup je připojen na napájecí napětí klopného obvodu.
Vyšší účinek tohoto zapojení se projeví tím, že úrovňový rozdíl mezi impulsy na invertujících a neinvertujících vstupech prvního a druhého komparátoru je stále stejný a daný diodou, respektive diodami v emitoru druhého emitorového sledovače. Změna stejnosměrné složky se nemůže uplatnit, protože pouze souhlasně posouvá absolutní úroveň na vstupech prvního a druhého komparátoru.
Jeden příklad zapojení pro přesnou regeneraci impulsů podle vynálezu je uveden na obr. 1. Na obr. 2 je časový diagram pro střídu impulsů 1:1, kde je znázorněn průběh signálu v jednotlivých bodech zapojení podle obr. 1.
Zapojení podle vynálezu má zpožďovací linku 1 s odbočkou uprostřed. Na její vstup, střed i výstup je připojen postupně první emitorový sledovač ,2, druhý emitorový sledovač 3 a třetí emitorový sledovač 4. Výstup prvního emitorového sledovače 2 je připojen na invertující vstup druhého komparátoru 6 a výstup třetího emitorového sledovače 4 je připojen na invertující vstup prvního komparátoru 5. V bázi prvního emitorového sledovače 2 je zapojen odporový trimr 8. V emitoru druhého emitorovéhosled ovače 3, připojeného na odbočku zpožďovací linky 1, je zapojena dioda 13 v propustném směru, která je dále spojena jednak se zatěžovacím odporem 10 a jednak s neinvertujícími vstupy prvního komparátoru 3 a druhého komparátoru 6. Výstup prvního komparátoru 5 je spojen s asynchronním nastavovacím vstupem S klopného obvodu 7 a výstup druhého komparátoru 6 je spojen s hodinovým vstupem C tohoto klopného obvodu 7. Datový vstup D klopného obvodu 7 je uzemněn a nulovací vstup R je připojen n a napájecí napětí klopného obvodu 7. Z důvodů impedančního přizpůsobení výstupu zpožďovací linky 1 je na vstup třetího emitorového sledovače 4 zařazen rezistor 12.
Činnost zapojení nejlépe vyplývá z časového diagramu na obr. 2, kde je uveden průběh napětí v jednotlivých bodech podle označení v zapojení na obr. 1.
Odporový trimr 8, zařazený na vstup prvního emitorového sledovače 2, kompenzuje útlum zpožďovací linky 1 tak, že na výstupech prvního emitorového sledovače 2 a třetího emitorového sledovače 4 je stejná amplituda — body Κ, M. Zařazení diody 13 v emitoru druhého emitorového sledovače 3 v sérii se zatěžovacím odporem 10 má za následek, že napětí na tomto zatěžovacím odporu, které je přivedeno na neinvertující vstupy prvního komparátoru 5 a druhého komparátoru 6 je úrovňově posunuto vůči napětí na invertujících vstupech — bod L. Na výstupech prvního komparátoru 5 a druhého komparátoru — body N, O, vznikají impulsy v okamžicích, kdy se mění polarita rozdílového napětí mezi invertujícím a neinvertujícím vstupem prvního komparátoru 5 a druhého komparátoru 6. Tyto impulsy jsou zavedeny do klopného obvodu 7 tak, že klopí v okamžicích, kdy amplituda impulsy z odbočky zpožďovací linky 1 buď převýší amplitudu impulsu na začátku této zpožďovací linky 1 nebo poklesne pod amplitudu impulsu na jejím konci — viz průběh v bodě P.
Tento příklad zapojení využívá nastavovacího asynchronního vstupu klopného obvodu typu D — MH 54S74 z řady TTL. Při použití jiného typu klopného obvodu by bylo nutné zapojení modifikovat.
Podstatné je, že úrovňový rozdíl mezi impulsy na invertujících a neinvertujících vstupech prvního komparátoru 5 a druhého komparátoru 6 je stále stejný a daný diodou 13.
Změna stejnosměrné složky se nemůže úplat243 nit, protože pouze souhlasně posouvá absolutní hodnotu, respektive absolutní úrovně na vstupech prvního komparátoru 5 a druhého komparátoru 6. Změnou amplitudy vstupních impulsů, popřípadě zařazením více diod, je možné nastavit optimální rozhodovací úroveň.
Z vyznačených průběhů na obr. 2 vyplývá, že zpoždění poloviny zpožďovací linky 1 — τ/2 — je dáno vztahy = Ti-T2 (1-n)
-ΐ—=T2.n kde
Ti je doba trvání regenerovaného impulsu,
Tg je doba trvání na běžné, respektive sestupné hrany, n — UD/U ... UD je hodnota napěťového posunutí, způsobeného diodou
U je amplituda impulsů na výstupech emitorových sledovačů.
Amplituda vstupního signálu, respektive změny stejnoměrné složky musí být takové, aby v prvním, druhém a třetím emitorovém sledovači nedocházelo k limitaci.
Při použití kladného napájecího napětí se musí použít tranzistory NPN a otočit polaritu diody.

Claims (1)

  1. pRedmEt
    Zapojení pro přesnou regeneraci dvoustavového impulsového signálu s proměnnou střídou, obsahující zpožďovací linku, vyznačené tím, že zpožďovací linka (lj má ve svém středu odbočku, která je spojená s bází tranzistoru, zapojeného jako druhý emitorový sledovač (3j, v jehož emitoru je zapojena nejméně jedna dioda (13) v propustném směru, která je dále spojena jednak se zatěžovacím odporem (10) druhého emitorového sledovače (3) a jednak s neinvertujícími vstupy prvního komparátoru (5) a druhého komparátoru (6), přičemž vstup zpožďovací linky (1) je spojen přes tranzistor, zapojený jako první emitorový sledovač (2),
    VYNÁLEZU mající v bázi odporový trimr (8) pro kompenzaci útlumu zpožďovací linky (lj, s neinvertujícím vstupem druhého komparátoru (6) a výstup zpožďovací linky (1) je spojen přes třetí emitorový sledovač (4) a invertujícím vstupem prvního komparátoru (5), jehož výstup je spojen s asynchronním nastavovací vstupem (S) klopného obvodu (7) typu D a výstup druhého komparátoru (6) je spojen s hodinovým vstupem (C) klopného obvodu (7), přičemž datový vstup (D) klopného obvodu (7J je uzemněn a nulovací vstup (R) je připojen na napájecí napětí klopného obvodu (7).
CS841870A 1984-03-15 1984-03-15 Zapojení pro přesnou regeneraci dvoustavového impulsového signálu CS243211B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS841870A CS243211B1 (cs) 1984-03-15 1984-03-15 Zapojení pro přesnou regeneraci dvoustavového impulsového signálu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS841870A CS243211B1 (cs) 1984-03-15 1984-03-15 Zapojení pro přesnou regeneraci dvoustavového impulsového signálu

Publications (2)

Publication Number Publication Date
CS187084A1 CS187084A1 (en) 1985-08-15
CS243211B1 true CS243211B1 (cs) 1986-06-12

Family

ID=5354158

Family Applications (1)

Application Number Title Priority Date Filing Date
CS841870A CS243211B1 (cs) 1984-03-15 1984-03-15 Zapojení pro přesnou regeneraci dvoustavového impulsového signálu

Country Status (1)

Country Link
CS (1) CS243211B1 (cs)

Also Published As

Publication number Publication date
CS187084A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
US4380080A (en) Tri-level differential line receiver
US4352999A (en) Zero-crossing comparators with threshold validation
US4623846A (en) Constant duty cycle, frequency programmable clock generator
KR940008306A (ko) 신호전송방법과 신호전송회로
US4524291A (en) Transition detector circuit
KR870008444A (ko) 직렬/병렬 변환기용 레벨 시프팅 회로
ATE62093T1 (de) Logische schaltung.
EP0347983A2 (en) Electronic delay control circuit
GB1245347A (en) Improved high speed logic circuit device
US3701954A (en) Adjustable pulse train generator
US2979695A (en) Comparator device
US4598217A (en) High speed phase/frequency detector
US4710654A (en) Delay circuit including an improved CR integrator circuit
CS243211B1 (cs) Zapojení pro přesnou regeneraci dvoustavového impulsového signálu
US5243240A (en) Pulse signal generator having delay stages and feedback path to control delay time
KR910005576A (ko) 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로
US5138188A (en) Edge-sensitive pulse generator
US4598412A (en) Binary digital data signal reproducing circuit in digital data transmission system
US4521766A (en) Code generator
US3515904A (en) Electronic circuits utilizing emitter-coupled transistors
US3444395A (en) J-k flip-flop
GB2099248A (en) A switching circuit
GB1225464A (cs)
US4800301A (en) Method and apparatus for sensing signals
GB1486511A (en) Pcm regenerators