CS242368B1

CS242368B1 - Non-symmetrical logical levels to symmetrical logical levels converter connection

Info

Publication number: CS242368B1
Application number: CS842127A
Authority: CS
Inventors: Viktor Taus; Ivan Hejc
Original assignee: Viktor Taus; Ivan Hejc
Priority date: 1984-03-26
Filing date: 1984-03-26
Publication date: 1986-04-17
Also published as: CS212784A1

Abstract

Řešení se týká zapojení převodníku nesymetrických logických úrovní na logické úrovně symetrické vůči nulovému napětí. Je-li na vstupní svorce 1 úroveň log 0, je na výstupní svorce £ převodníku napětí blízké napětí kladné svorky ± U zdroje. Je-li na vstupní svorce 1 úroveň Tog 1, je na výstupní svorce % převodníku napětí záporné svorky -U zdroje. Buzení prvního Tranzistoru VT1 se provádí z prvního odporového děliče, sestaveného z prvního a druhého odporu Rl, R2, který je proudově dimenzován vžElecTem k povolené zátěži zesilovače DD a k požadovaným spínacím časům. TenTo proud tvoří převážnou většinu spotřeby převodníku. Oba kondenzátory Cl, C2 mají za úkol urychlit budicí pruběEy. Zapojení převodníku je výhodné použít v systémech pro přenos dat s vysokou přenosovou rychlostí a v obvodech, kde se požaduje minimální spotřeba.The solution concerns the connection of the converter unsymmetrical logic levels to logical zero-voltage symmetric levels. If log 0 is at input 1, is at the output terminal of the voltage converter close voltage positive terminal ± U source. If Tog 1 is at input 1, it is at the output terminal of the voltage converter negative terminals -U source. The excitation of the first VT1 transistor is performed from a first resistor divider assembled from the first and second resistors R1, R2, which is dimensioned by ELEMTEM enabled the amplifier load DD and the desired switching times. TenTo stream is formed most of the converter's consumption. Both C1 and C2 capacitors are tasked accelerate excitation proges. It is advantageous to use the transmitter wiring in high data transmission systems speed and in circuits where it is required minimum consumption.

Description

Vynález se týká zapojení nesymetrických logických úrovní na symetrické logické úrovně.The invention relates to connecting unbalanced logical levels to symmetrical logical levels.

Úkolem převodníku je zajistit převedení logických úrovní nesymetrických vůči nulovému napětí např. z logiky ŤTL na logické úrovně, které jsou symetrické vůči nulovému napětí např. pro obvody logiky CMOS.The task of the converter is to ensure the conversion of logic levels unbalanced to zero voltage, eg from logic «TL» to logic levels that are symmetrical to zero voltage, eg for CMOS logic circuits.

Známé zapojení převádí vůči nulovému napětí nesymetrické úrovně v obvodu, kde vstupní signál TTL budí přes odpor bázi prvního tranzistoru typu npn, jehož emitor je spojen s nulovým napětím a jehož kolektor je pře’s odporový dělič připojen na kladnou svorku +U zdroje. Ze středu tohoto odporového děliče je buzena báze druhého tranzistoru typu pnp, jehož emitor je připojen na kladnou svorku +U zdroje a jehož kolektor je přes třetí odpor připojen na zápornou svorku -U zdroje. Je-li první tranzistor vstupní logickou úrovní TTL sepnut, je na jeho kolektoru napětí blízké nulovému napětí.The known circuit converts unbalanced levels to an unbalanced level in the circuit, where the TTL input signal drives through the resistor the base of the first npn transistor, whose emitter is connected to the zero voltage and whose collector is connected via the resistor divider to the + U terminal. From the center of this resistive divider is driven the base of the second pnp transistor, whose emitter is connected to the + terminal of the + U source and whose collector is connected to the negative terminal -U of the source via the third resistor. If the first transistor is closed by the input logic level TTL, the voltage on its collector is close to zero.

Z kolektoru prvního tranzistoru je přes dělič buzen do báze druhý tranzistor, který je nyní též otevřen a na jeho kolektoru je tudíž napětí blízké kladnému napětí +U zdroje. Je-li první tranzistor vstupní logickou úrovní rozepnut, je stejným způsobem rozepnut i druhý tranzistor a na jeho kolektoru je napětí -U zdroje. Nevýhodou tohoto známého zapojení je, že vzhledem k požadovaným krátkým spínacím časům je nutné volit velké spínací proudy obou tranzistorů, což je v rozporu s požadovanou minimální spotřebou převodníku.The second transistor is driven from the collector of the first transistor via a divider to the base, which is now also open, and on its collector there is a voltage close to the positive voltage of the + U source. If the first transistor is open by the input logic level, the second transistor is open in the same way and the -U supply voltage is on its collector. The disadvantage of this known circuit is that due to the required short switching times, it is necessary to select high switching currents of both transistors, which is in conflict with the required minimum converter consumption.

Účelem vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosahuje tím, že na první vstupní svorku převodníku je připojen vstup integrovaného zesilovače, na jehož výstupníThe purpose of the invention is to overcome these disadvantages. According to the essence of the invention, this is achieved by connecting an integrated amplifier input to the first input terminal of the converter, the output of which is

242 368242 368

- 2 svorku je připojen první odpor. Jeho druhý konec je přes druhý odpor připojen na kladnou svorku zdroje a též na třetí odpor, jehož druhý konec je připojen na katodu Zenerovy diody, jejíž anoda je připojena na čtvrtý odpor, jehož druhý konec je připojen na zápornou svorku zdroje. Paralelně k prvnímu odporu je připojen první kondenzátor a paralelně k sériově spojenému třetímu odporu a Zenerově diodě je připojen druhý kondenzátor. Ke středu mezi prvním a druhým odporem je připojena báze prvního tranzistoru typu pnp, jehož emitor je připojen na kladnou svorku zdroje a jehož kolektor je připojen na výstupní svorku převodníku. Ke středu mezi Zenerovou diodou a čtvrtým odporem je připojena báze druhého tranzistoru typu npn, jehož emitor je připojen na zápornou svorku zdroje a jehož kolektor je též připojen na výstupní svorku převodníku.- 2 terminal is connected first resistor. Its second end is connected via a second resistor to the positive terminal of the source and also to a third resistor whose second end is connected to the cathode of a Zener diode, the anode of which is connected to a fourth resistor whose second end is connected to the negative terminal of the source. A first capacitor is connected in parallel to the first resistor and a second capacitor is connected in parallel to the serially connected third resistor and the Zener diode. The base between the first and second resistors is connected to the base of the first pnp transistor whose emitter is connected to the positive terminal of the source and whose collector is connected to the output terminal of the converter. The base between the Zener diode and the fourth resistor is connected to the base of a second npn transistor whose emitter is connected to the negative terminal of the power supply and whose collector is also connected to the output terminal of the converter.

Výhodou zapojen/ podle vynálezu je jeho minimální spotřeba.The advantage of wiring / according to the invention is its minimal consumption.

Ta je dána zejména minimální spotřebou obou tranzistorů zapojených proudově v sérii, které jsou buzeny tak, že jeden tranzistor je vždy otevřen a druhý uzavřen. Dílčí proud prochází oběma sériově zapojenými tranzistory pouze v přechodových okamžicích.This is mainly due to the minimum consumption of both series-connected transistors, which are excited so that one transistor is always open and the other closed. The partial current passes through both series-connected transistors only at transient moments.

Příklad zapojení převodníku nesymetrických logických úrovní na symetrické logické úrovně je dále popsán pomocí výkresu. Na vstupní svorku 1 převodníku je připojen vstup integrovaného zesilovače DD. Zesilovač DD je napájen z neznázorněné svorky kladného zdroje a z neznázorněné svorky nulového napětí. Na výstupní svorku 2 zesilovače DD je připojen první odpor Rl, který je přes druhý odpor R2 připojen na kladnou svorku +U zdroje, paralelně k prvnímu odporu Rl je připojen první kondeinzátor Cl. Na výstupní svorku 2 zesilovače DD je dále připojen třetí odpor R3, který je přes Zenerovu diodu VZ a přes čtvrtý odpor R4 připojen na zápornou svorku -U zdroje. Paralelně k sériově zapojenému třetímu odporu R3 a Zenerově diodě VZ je připojen druhý kondenzátor 02. Na střed mezi propojeným prvním odporem Rl a druhým odporem R2 je připojena báze prvního tranzistoru VT1 typu pnp. Emitor prvního tranzistoru VT1 je připojen na kladnou svorku +U zdroje a jeho kolektor je připojen na výstupní svorku 3 převodníku. Na střed mezi propojenou Zenerovou diodou VZ a čtvrtým odporem R4 je připojena báze druhého tranzistoru VT2 typu npn. Emitor druhého tranzistoru VT2 typu npn je připojen na zápornou svorku -U zdroje a jeho kolektor je též připojen na výstupní svorkú 2 převodníku.An example of connecting an asymmetric logic level to a symmetric logic level converter is further described in the drawing. On the input terminal 1 of the converter is connected the input of the integrated amplifier DD. The amplifier DD is powered from the positive power supply terminal (not shown) and the zero voltage terminal (not shown). A first resistor R1 is connected to the output terminal 2 of the amplifier DD, which is connected via a second resistor R2 to the positive terminal + U of the source, and a first condenser C1 is connected in parallel to the first resistor R1. The output terminal 2 of the amplifier DD is further connected to a third resistor R3, which is connected via a Zener diode VZ and via a fourth resistor R4 to a negative terminal -U of the source. A second capacitor 02 is connected in parallel to the serially connected third resistor R3 and the Zener diode VZ. The emitter of the first transistor VT1 is connected to the positive terminal + U of the source and its collector is connected to the output terminal 3 of the converter. The base between the connected Zener diode VZ and the fourth resistor R4 is connected to the base of the second transistor VT2 of the npn type. The emitter of the second transistor VT2 of the npn type is connected to the negative terminal -U of the source and its collector is also connected to the output terminal 2 of the converter.

242 368242 368

- 3 Na vstupní svorku 1 převodníku, který je dále funkčně popsán bez zátěže tvořené obvykle vstupem navazujícího obvodu CMOS, přicházejí vstupní logické úrovně v logice TTL. Je-li na vstupní svorce 1 úroveň log O, je na výstupní svorce 2 zesilovače DD napětí blízké nulovému napětí a proud z výstupní svorky 2 zesilovače DD se uzavírá přes první a druhý odpor Rl a R2 do kladné svorky +U zdroje. Napětí vzniklé na druhém odporu R2 budí bázi prvního tranzistoru VT1, který je tím otevřen,a na jeho kolektoru a tudíž i na výstupní svorce 2 převodníku je napětí blízké napětí na kladné svorce +U zdroje. Napětí blízké nulovému napětí na výstupní svorce 2 zesilovače DD způsobuje, že se uzavířá i proud přes třetí odpor R3« Zenerovu diodu VZ a čtvrtý odpor R4 do záporné svorky -U zdroje. Třetí a čtvrtý odpor R3, R4 a Zenerovo napětí Zenerovy diody VZ jsou voleny tak, aby v tomto případě procházel minimální proud tímto děličem a aby vzniklé napětí na čtvrtém odporu R4, přivedené na bázi druhého tranzistoru VT2 typu npn, druhý tranzistor VT2 ještě neotevřelo. Druhý tranzistor VT2 je uzavřen a na jeho kolektoru, který je spojen s kolektorem prvního tranzistoru VT1 as výstupní svorkou 2 převodníku, je napětí blízké napětí kladné svorky +U zdroje.- 3 The input terminal 1 of the converter, which is further functionally described without the load usually formed by the input of the adjoining CMOS circuit, arrives at the input logic levels in the TTL logic. If there is a log 0 level at the input terminal 1, the voltage at the output terminal 2 of the amplifier DD is close to zero and the current from the output terminal 2 of the amplifier DD is closed via the first and second resistors R1 and R2. The voltage generated at the second resistor R2 drives the base of the first transistor VT1, which is thus open, and at its collector and hence at the output terminal 2 of the converter there is a voltage close to the voltage at the positive terminal + U of the source. A voltage close to the zero voltage at the output terminal 2 of the amplifier DD causes the current to be closed through the third resistor R3 ' Zener diode VZ and the fourth resistor R4 to the negative terminal -U of the source. The third and fourth resistors R3, R4, and the Zener voltage of the Zener diode VZ are selected so that in this case the minimum current passes through the divider and that the voltage generated at the fourth resistor R4 applied on the basis of the second transistor VT2 is npn. The second transistor VT2 is closed and on its collector, which is connected to the collector of the first transistor VT1 and to the output terminal 2 of the converter, there is a voltage close to the voltage of the + terminal of the source.

Je-li na vstupní svorce 1 převodníku a tudíž i na vstupní svorce zesilovače DD úroveň log 1, je na výstupní svorce 2 zesilovače DD napětí blízké napětí na kladné svorce +U zdroje. Uzavírá se proud v obvodu: výstupní svorka 2 zesilovače DD, třetí odpor R_3, Zenerova dioda VZ, čtvrtý odpor R4, záporná svorka -U zdroje. Třetí a čtvrtý odpor R3 a R4 a Zenerovo napětí Zenerovy diody VZ jsou pro tento případ voleny tak, že napětí vzniklé na čtvrtém odporu R4 otvírá přes připojenou bázi druhý tranzistor VT2. Na kolektoru otevřeného druhého tranzistoru VT2 a tudíž i na kolektoru zavřeného prvního tranzistoru VT1 a na výstupní svorce 3 převodníku je napětí blízké napětí záporné svorky -U ndroje.If the input terminal 1 of the converter and hence the input terminal of the amplifier DD has a log level of 1, the output terminal 2 of the amplifier DD has a voltage close to the positive terminal + U of the source. The current in the circuit is closed: output terminal 2 of amplifier DD, third resistor R_3, Zener diode VZ, fourth resistor R4, negative terminal -U of the source. The third and fourth resistances R3 and R4 and the Zener voltage Zener diodes VZ are chosen in this case such that the voltage generated at the fourth resistor R4 opens the second transistor VT2 via the connected base. On the collector of the open second transistor VT2 and thus also on the collector of the closed first transistor VT1 and on the output terminal 3 of the converter, the voltage is close to the voltage of the negative terminal -U of the source.

•První a druhý kondenzátor Cl, C2, které jsou připojeny paralelně k prvnímu odporu Rl,resp. k sériové kombinaci třetího odporu R3 a Zenerovy diody VZ, mají za úkol funkčně urychlit buzeni obou tranzistorů VT1 a VT2 v přechodových stavech.The first and second capacitors C1, C2, which are connected in parallel to the first resistor R1, respectively. to the series combination of the third resistor R3 and the Zener diode VZ, the function is to functionally accelerate the excitation of both transistors VT1 and VT2 in transient states.

První tranzistor VT1 se budí z prvního odporového děliče sestaveného z prvního a druhého odporu Rl, R2, který je proudově dimenzován z hlediska povolené zátěže zesilovače DD i z hlediska požadovaných spínacích časů. Tento proud tvoří převážnou většinuThe first transistor VT1 is excited from a first resistive divider made up of first and second resistors R1, R2, which is dimensioned in terms of both the permissible load of the amplifier DD and the required switching times. This current forms the vast majority

242 368242 368

- 4 spotřeby převodníku, neboť odporový dělič sestavený z třetího odporu R3, Zenerovy diody VZ a čtvrtého odporu R4- pro buzení druhého tranzistoru VT2 je dimenzován na malý bázový proud druhého tranzistoru VT2. Oba kondenzátory Cl, C2 jsou malých hodnot a mají za úkol urychlit budicí průběhy.4 of the converter consumption, since the resistive divider consisting of the third resistor R3, the Zener diode VZ and the fourth resistor R4- for driving the second transistor VT2 is dimensioned for the small base current of the second transistor VT2. Both capacitors C1, C2 are of small value and are intended to accelerate the excitation waveforms.

Zapojení převodníku podle vynálezu je výhodné použít všude tam, kde se jedná o převedení nesymetrických úrovní např. logiky TTL na logické úrovně symetrické vůči nulovému napětí např. logiky CMOS. A to zejména pro přenos logických úrovní s vysokou přenosovou rychlostí a v obvodech, kde se požaduje minimální spotřeba.It is advantageous to use the converter according to the invention wherever it is necessary to convert asymmetric levels of eg TTL logic to logic levels symmetrical to zero voltage of eg CMOS logic. Especially for transmission of logical levels with high bit rate and in circuits where minimum consumption is required.

Claims

SUBJECT OF THE INVENTION

Connection of the converter of unbalanced logic levels to symmetrical logic levels with respect to zero voltage, characterized in that the input terminal (1) of the converter is connected to the input of integrated amplifier (DD), to its output terminal (2) is connected the first resistor (R1). the end is connected via the second resistor (R2) to the positive terminal (+ U) of the source and also to the third resistor (R3), the other end of which is connected to the cathode of the 2ener diode (VZ), the anode of which is connected to the fourth resistor (R4) the other end of which is connected to the negative terminal (-U) of the source, the first capacitor (C1) being connected in parallel to the first resistor (R1), the second capacitor (R3) connected in series to the third connected resistor (R3) C2), while the base of the first pnp transistor (VT1) is connected to the center between the first and second resistors (R1, R2), whose emitter is connected to the positive terminal (+ U) of the source and whose collector is connected n to the output terminal (3) of the converter, where the base of the second transistor (VT2) of the npn type is connected to the center between the Zener diode (VZ) and the fourth resistor (R4), the emitter of which is connected to the negative terminal it is also connected to the output terminal (3) of the converter.