CS241230B1 - Násobič kmitočtu - Google Patents
Násobič kmitočtu Download PDFInfo
- Publication number
- CS241230B1 CS241230B1 CS20584A CS20584A CS241230B1 CS 241230 B1 CS241230 B1 CS 241230B1 CS 20584 A CS20584 A CS 20584A CS 20584 A CS20584 A CS 20584A CS 241230 B1 CS241230 B1 CS 241230B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- frequency
- input
- signal
- output
- multiplier
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
Vynález ss týká násobiče kmitočtu.
Je známo několik základních zapojení násobičů kmitočtu. První příkladné známé zapojení násobiče kmitočtu využívá toho, že po průchodu signálu nelineárním dvojbranem se ve spektru signálu zvýší obsah vyšších harmonických složek, z nichž lze pomocí selektivního filtru, nejčasiěji kmitavého okruhu, vyčlenit tu harmonickou složku, jejíž kmitočet je požadovaným n- násobkem kmitočtu vstupního signálu. Na podobném principu pracuje i jiné příkladné zapojení, a to násobič s parametricky řízeným lineárním prvkem, kde lze pro transformaci spektra použít jak odporových, tak akumulačních prvků.
Nevýhody uvedených zapojení spočívají především v tom, že je možno násobit pouze signál o přesně známém kmitočtu a že změna násobitele vyžaduje přeladění selektivního filtru.
Jiné známé zapojení násobiče kmitočtu je tvarovač signálu s takovou přenosovou charakteristikou, že při přiložení vstupního signálu dává na výstupu přímo žádaný signál násobeného kmitočtu. Tento druh násobiče kmitočtu se obejde bez filtračních obvodů užitečného signálu.
Nevýhody tohoto zapojení spočívají ve větších nárocích na použití nelineárního tvarovače,. jinou nevýhodou je, Že vstupní signál musí mít přesně definovaný tvar a amplitudu. Další nevýhoda spočívá v tom, že změna násobitele vyžaduje změnu tvaru přenosové charakteristiky. Použití tohoto násobiče kmitočtu je přitom omezeno na malé hodnoty násobitele.
Další příkladné zapojení násobiče kmitočtu pracuje na principu fázového závěsu, kdy se kmitočet signálu generovaného napěťově řízeným oscilátorem srovnává po průchodu děličem kmitočtu s kmitočtem vstupního signálu. Po porovnání obou kmitočtů v kmitočtovém a fázovém komparátoru se pomocí filtru získá řídicí signál pro ovládání napěťově řízeného oscilátoru.
Nevýhody tohoto zapojení násobiče kmitočtu spočívá v tom, že odezva při změnách kmitočtu vstupního signálu je pomalá a že pří jeho práci v širším rozmezí kmitočtů je třeba přelaďovat filtr.
Konečně další příkladné zapojení násobibiče kmitočtu pracuje na principu vynechávání jednotlivých impulsů ze signálu, který má daleko vyšší kmitočet, takže na výstupu zůstává signál, u něhož četnost impulsů odpovídá násobku kmitočtu vstupního signálu.
Nevýhodou tohoto zapojení je, že impulsy, ačkoliv jejich počet je přesný, jsou na časové ose rozloženy značně nerovnoměrně.
Uvedené nevýhody do značné míry odstraňuje zapojení násobiče kmitočtu podle vynálezu, jehož podstatou je, že je tvořen časovou základnou, připojenou svým prvním výstupem na druhý vstup čítače, svým druhým výstupem na první vstup paralelního registru a svým třetím výstupem na druhý vstup přednastavitelného děliče kmitočtu, přičemž výstupy čítače jsou připojeny na druhé vstupy paralelního registru, jehož výstupy jsou připojeny na třetí vstupy přednastavitelného děliče kmitočtu.
Výhody zapojení násobiče kmitočtu podle vynálezu spočívají zejména v tom, že je schopen zpracovat signál libovolného tvaru, že je schopen činnosti v širokém rozmezí kmitočtů vstupního signálu bez nutnosti provádět jakékoliv přeladění filtru či změnu přenosové charakteristiky, přičemž rozložení impulsů na výstupu je značně rovnoměrné. Změna násobitele se přitom realizuje jednoduše změnou kmitočtu určujícího rychlost vyprazdňování přednastavitelného děliče kmitočtu.
Vynález bude dále blíže popsán podle přiloženého obrázku, na němž je znázorněno schéma zapojení příkladného provedení násobiče kmitočtu podle vynálezu.
Časová základna 1 je připojena svým prvním výstupem na druhý vstup čítače 2, svým druhým výstupem na první vstup paralelního registru 3 a svým třetím výstupem na druhý- vstup přednastavitelného děliče 4 kmitočtu. Výstupy čítače 2 jsou připojeny na druhé vstupy paralelního registru 3, jehož výstupy jsou připojeny na třetí vstupy přednastavitelného děliče 4 kmitočtu. Přitom časová základna 1 je opatřena vstupem pro vstupní signál o kmitočtu f, čítač 2 je opatřen prvním vstupem pro přivedení prvního signálu o referenčním kmitočtu fo a přednastavitelný dělič 4 kmitočtu je opatřen prvním vstupem pro přivedení druhého signálu o referenčním kmitočtu n fo, kde n je násobitel kmitočtu vstupního signálu. Výstup přednastavitelného děliče 4 kmitočtu je výstupem celého zapojení násobiče kmitočtu.
V činnost se přivede na vstup časové základny 1 vstupní signál o kmitočtu f, na první vstup čítače 2 první signál o referenčním kmitočtu fo a na první vstup přednastavitelného děliče 4 kmitočtu druhý signál o referenčním kmitočtu n fo. Časová základna 1 je synchronizována průchody vstupního signálu nulou nebo nebo jinou předepsanou úrovní a vydává řídicí impulsy pro ovládání činnosti dalších obvodů násobiče kmitočtu. Při prvním průchodu vstupního signálu předepsanou úrovní se vynuluje čítač 2. Po dobu celé jedné periody vstupního signálu se čítač 2 plní impulsy s četností referenčního kmitočtu fo prvního signálu. Po uplynutí doby jedné periody vydá časová základna 1 impuls pro zastavení čítání impulsů v čítači 2 a pro zápis načítané hodnoty do paralelního registru. 3. Bezprostředně nato se čítač 2 vynuluje a začne se znovu plnit rychlostí fo. Číslo uložené v paralelním registru 3 se použije jako vstupní údaj pro přednastavítelný dělič 4 kmitočtu. První zápis do přednastavitelného děliče 4 kmitočtu se provede současně s nulováním čítače 2. Přednastavitelný dělič 4 kmitočtu se vyprazdňuje rych24123G lostí η. fo. Po vyprázdnění přednastavitelného děliče 4 kmitočty na nulu vydá tento na výstupu impuls, který se současně využije pro nový přepis hodnoty uložené v paralelním registru 3 do přednastavitelného děliče 4 kmitočtu. Během jedné periody vstupního signálu dojde takto k n- násobnému vyprázdnění přednastavitelného děliče 4 kmitočtu. Výstupní signál má proto kmitočet n. f.
Výstupní signál o kmitočtu n . f je k dispozici nejpozději po dvou periodách vstupního signálu po zapnutí zařízení anebo změně kmitočtu vstupního signálu. Přesnost násobení je tím větší, čím větší je poměr fo : f anebo čím více se poměr fo : f blíží k celému číslu. Násobitel se změní pouze změnou referenčního kmitočtu plnění n. fo přednastavitelného děliče 4 kmitočtu. Řešení běžnými číslicovými obvody umožňuje realizovat násobitel n v rozmezí od 2 do 2 000 i více. Omezujícím faktorem je přitom mezní kmitočet použitých číslicových obvodů.
Násobič kmitočtu podle vynálezu má obecné využití a je možno ho s výhodou aplikovat všude tam, kde je zapotřebí přesné vynásobení kmitočtu vstupního signálu, a to i tehdy, je-li tvar či kmitočet vstupního signálu proměnný a je-li hodnota násobitele značně vysoká.
Zejména lze násobič kmitočtu podle vynálezu využít v měřicí a přístrojové technice, například v číslicových Fourierových korelátorech pro harmonickou analýzu signálu, kdy je zapotřebí změřit kmitočet analyzovaného signálu a v zařízení číslicově generovat v kosinové či sinové signály o kmitočtu, který je roven kmitočtu vybrané harmonické složky.
Vzhledem k tomu, že násobič kmitočtu podle vynálezu může zpracovávat velký rozsah kmitočtů vstupního signálu a má velký rozsah násobitele bez jakýchkoliv zásahů do obvodového řešení, lze obvod s výhodou vyrábět i jako integrovaný univerzální číslicový obvod.
Claims (1)
- PfiEDMSTNásobič kmitočtu, vyznačující se tím, že je tvořen časovou základnou (lj,. připojenou svým prvním výstupem na druhý vstup čítače (2), svým druhým výstupem na první vstup paralelního registru (3j a svým třetím výstupem na druhý vstup přednastaviVYNALEZU telného děliče (4) kmitočtu, přičemž výstupy čítače (2) jsou připojeny na druhé vstupy paralelního registru (3), jehož výstupy jsou připojeny na třetí vstupy přednastavitelného děliče (4) kmitočtu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS20584A CS241230B1 (sk) | 1984-01-10 | 1984-01-10 | Násobič kmitočtu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS20584A CS241230B1 (sk) | 1984-01-10 | 1984-01-10 | Násobič kmitočtu |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS241230B1 true CS241230B1 (sk) | 1986-03-13 |
Family
ID=5333766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS20584A CS241230B1 (sk) | 1984-01-10 | 1984-01-10 | Násobič kmitočtu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS241230B1 (cs) |
-
1984
- 1984-01-10 CS CS20584A patent/CS241230B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
| EP0419823B1 (en) | Digital time base generator with adjustable delay between two outputs | |
| US4835491A (en) | Clock signal generation | |
| US3714589A (en) | Digitally controlled phase shifter | |
| US3744015A (en) | Automatic electronic filter system | |
| US3509484A (en) | Digital frequency counting and display apparatus for tunable wide band signal generators | |
| US3588730A (en) | Variable frequency generator combining outputs of two phase locked loops | |
| US4035720A (en) | Ion gauge system | |
| US3283254A (en) | Control system employing counter to generate signals for changing output, linearly or non-linearly, of frequency synthesizer | |
| JPS5920988B2 (ja) | 信号処理装置 | |
| US3629715A (en) | Digital phase synthesizer | |
| CS241230B1 (sk) | Násobič kmitočtu | |
| US2537104A (en) | Wavemeter | |
| US4347403A (en) | Electrical waveform synthesizer | |
| US5621705A (en) | Programmable timing unit for generating multiple coherent timing signals | |
| US5157342A (en) | Precision digital phase lock loop circuit | |
| US3431499A (en) | Frequency dividers | |
| US4066952A (en) | Phase measuring apparatus | |
| US4277747A (en) | Wide range digital meter | |
| US12028083B2 (en) | Phase consistent numerically controlled oscillator | |
| Knorring | Frequency multiplier with a feedback | |
| SU427643A1 (ru) | Установка для поверки высокочастотныхфазометров | |
| SU1164620A1 (ru) | Цифровой анализатор спектра | |
| SU437976A1 (ru) | Устройство дл измерени величины относительного превышени средней частоты импульсов | |
| SU1525880A1 (ru) | Устройство формировани сигналов |