CS240232B1

CS240232B1 - Machine part fatigue test minicomputer programmer connection

Info

Publication number: CS240232B1
Application number: CS535284A
Authority: CS
Inventors: Stanislav Cekal; Pavel Tuma
Original assignee: Stanislav Cekal; Pavel Tuma
Priority date: 1984-07-10
Filing date: 1984-07-10
Publication date: 1986-02-13

Description

Vynález se týká zapojení mikropočítačového programátoru únavových zkoušek strojních součástí.The invention relates to a microcomputer programmer for fatigue testing of machine parts.

Součásti složitých a výkonných strojírenských celků, jakými jsou například letecké motory, jsou navrhovány pro práci s extrémním mechanickým i tepelným zatížením. Cílem je dosažení maximální účinností při minimální hmotnosti, objemu a spotřebě materiálu. Protože dalším závažným požadavkem, specifickým pro leteckou techniku, je i vysoká spolehlivost, musí se provádět ověření konstrukčního návrhu rozsáhlými zkouškami dílů a celků.Components of complex and powerful engineering units, such as aircraft engines, are designed to handle extreme mechanical and thermal loads. The aim is to achieve maximum efficiency at minimum weight, volume and material consumption. Because another important requirement specific to aerospace engineering is the high reliability, design verification must be carried out by extensive testing of parts and assemblies.

Běžné je provádění zkoušek nízkocyklové únavy částí, jako jsou lopatky turbín, oběžná kola turbín a další, které probíhají tak, že se pomocí regulátoru vnutí zkoušené součásti kmitání s danou rychlostí náběhu a danou frekvencí po definovanou dobu. Poté najede regulátor jinou rychlostí na jinou frekvenci opět na jinou definovanou dobu. Celý postup se opakuje pomocí programu, dodaného programátorem. Celý program zkoušky je velmi složitý, má velké množství programových kroků a jeho realizace, tj. délka zkoušky, trvá dlouhou dobu. Regulátory jsou většinou číslicové, to znamená, že vstupní data jim jsou dodávána v číslicové formě. Dosud se tato vstupní data zadávala u kratších a méně náročných zkoušek ručně, u složitějších pomocí děrné pásky, která pracovala v uzavřené smyčce. Existují rovněž celé rozsáhlé zkušební systémy, v nichž jsou soustředěny funkce regulační i měřící, a které jsou řízeny velkým, či středním počítačeip. Tyto systémy však nelze nasazovat na rozsahem menší typy zkoušek.It is common to perform low cycle fatigue tests on parts such as turbine blades, turbine impellers, and others that are driven by a controller to force the test component to oscillate at a given rise rate and a given frequency for a defined period of time. The controller then moves at a different speed to a different frequency for another defined time. The whole procedure is repeated using the program supplied by the programmer. The entire test program is very complex, has a large number of program steps and its implementation, ie the length of the test, takes a long time. Regulators are mostly digital, ie input data is supplied to them in digital form. So far, these input data have been entered manually for shorter and less demanding tests, and for more complex tests using a punched tape that worked in a closed loop. There are also extensive test systems in which both control and measurement functions are concentrated and controlled by a large or medium computer. However, these systems cannot be deployed on smaller scale test types.

Nevýhodou ruční obsluhy regulace je nespolehlivost lidského faktoru a vysoké psychické zatížení obslužného personálu. Při delším trvání zkoušky, mající větší pestrost, je ruční obsluha úplně vyloučena. Často se proto využívá děrné pásky, kde vlastní program zkoušky, tj. vstupní data pro regulátor, jsou zapsána v nekonečné smyčce a regulátor po provedení zkušebního kroku sejme z pásky krok další. Nevýhodou této verze je malá operativnost systému, kdy jakákoliv změna ve zkušebním programu představuje zastavení zkoušky a vygenerování nové pásky. Změna během zkoušky vůbec není možná. Navíc při delším trvání zkoušky či jejím častějším opakování se páska poškozuje, vznikají chyby a poruchy.The disadvantages of manual operation of the regulation are the unreliability of the human factor and the high psychological burden of the operating personnel. In the case of a longer test duration, which has greater variety, manual operation is completely excluded. For this reason, punch tapes are often used, where the actual test program, ie the input data for the controller, is written in an infinite loop and the controller removes the next step from the tape after performing the test step. The disadvantage of this version is the low system operability, where any change in the test program means stopping the test and generating a new tape. Change during the test is not possible at all. In addition, if the test is run for a longer period or more often, the tape is damaged, errors and malfunctions occur.

Uvedené nevýhody odstraňuje zapojení mikropočítačového programátoru únavových zkoušek strojních součástí podle vynálezu, jehož podstata spočívá v tom, že mikropočítač je adresovou sběrnicí připojen ke vstupům dekodéru adres a datovou sběrnicí je připojen jednak ke vstupům paměti adres výběrového slova, jednak ke vstupům pamětí výběrového slova a jednak ke vstupům registru výstupních dat, ,na jehož zápisový vstup je připojen první výstup dekodéru adres, jehož druhý výstup je připojen k zápisovému vstupu paměti výběrového slova, jejíž výstupní výběrové vodiče jsou připojeny ke vstupům paměti výběrových slov. Paměť výběrového slova může být tvořena nejméně dvěma řadami číslicových kódovaných přepínačů a každé řadě odpovídající skupinou hradel s otevřeným kolektorem, přičemž kódové výstupy číslicových kódovaných přepínačů jsou připojeny přes diody k druhým vstupům jím příslušných hradel s otevřeným kolektorem, jejichž první vstupy jsou vždy u každé jejich skupiny paralelně propojeny a připojeny k výstupům logiky čtení, jejíž datové vstupy jsou připojeny k jednotlivým vodičům datové sběrnice mikropočítače, na kterou jsou rovněž připojeny výstupy jednotlivých hradel s otevřeným kolektorem, zatímco sběrače číslicových kódovaných přepínačů jsou v jejich jednotlivých sloupcích paralelně propojeny a tvoří výběrové vodiče čtení.These disadvantages are eliminated by the use of a microcomputer programmer for fatigue testing of machine parts according to the invention, which consists in that the microcomputer is connected by an address bus to the address decoder inputs and the data bus is connected both to the address words of the address word memory and to the inputs of the output data register, the write input of which is connected to the first output of the address decoder, the second output of which is connected to the write input of the select word memory, the output selection wires of which are connected to the inputs of the select word memory. The select word memory may consist of at least two rows of digital coded switches and each row corresponding to a group of open-collector gates, the code outputs of the digital coded switches being connected via diodes to the second inputs of its respective open-collector gates. groups connected in parallel and connected to the outputs of the read logic, whose data inputs are connected to individual wires of the microcomputer data bus, to which the outputs of individual open-collector gates are also connected, while the digital coded switch collectors are connected in parallel in their individual columns reading.

Zapojení podle vynálezu umožňuje operativní řízení zkušebního programu a jeho automatické provádění.The circuitry according to the invention allows for the operative control of the test program and its automatic execution.

Příklad provedení zapojení podle vynálezu je schematicky znázorněn na připojených výkresech, kde obr. 1 představuje celkové zapojení, obr, 2 zapojení paměti výběrového slova.An exemplary embodiment of the circuit according to the invention is schematically illustrated in the accompanying drawings, in which Fig. 1 represents the overall circuit, Fig. 2 shows the circuit of the selection word memory.

Mikropočítač 1 je adresovou sběrnicí 7 připojen ke vstupům dekodéru 2 adres. Datovou sběrnicí 6 je připojen jednak ke vstupům pamětí 4 adres výběrového slova, jednak ke vstupům paměti 5 výběrového slova, a jednak ke vstupům registru 3 výstupných dat, na jehož zápisový vstup je připojen první výstup dekodéru 2 adres. Druhý výstup dekodéru 2 adres je připojen k zápisovému vstupu paměti 5 výběrového slova a třetí výstup dekodéru 2 adres je připojen k zápisovému vstupu paměti .4 adres výběrového slova, jejíž výstupní výběrové vodiče 9 jsou připojeny ke vstupům paměti 5 výběrových slov. Paměť 5 výběrového slova je tvořena dvěma řadami číslicových kódovaných přepínačů 10 a každé řadě odpovídající skupinou 14 hradel s otevřeným kolektorem' 13. Kódové výstupy A, B, C, D číslicových kódovaných přepínačů 10 jsou připojeny přes diody 11 k druhým vstupům jim příslušných hradel s otevřeným kolektorem 13, jejichž první vstupy jsou vždy u každé jejich skupiny 14 paralelně propojeny a připojeny k výstupům logiky 12 čtení. Datové výstupy logiky 12 čtení jsou připojeny k jednotlivým vodičům datové sběrnice 6 mikropočítače 1, na kterou jsou rovněž připojeny výstupy jednotlivých hradel s otevřeným kolektorem 13. Sběrače S číslicových kódovaných přepínačů 10 jsou v jejich jednotlivých sloupcích paralelně propojeny a tvoří výběrové vodiče 9 čtení.The microcomputer 1 is connected by the address bus 7 to the inputs of the address decoder 2. The data bus 6 is connected to the inputs of the memory of address words 4, on the one hand to the inputs of the memory word 5 and to the inputs of the output data register 3, to the input of which the first output of the address decoder 2 is connected. The second output of the address decoder 2 is connected to the write input of the select word memory 5 and the third output of the address decoder 2 is connected to the write input of the address memory 4, whose output selection wires 9 are connected to the inputs of the select word memory 5. The selection word memory 5 consists of two rows of digital coded switches 10 and each row corresponding to a group 14 of open-collector gates 13. The code outputs A, B, C, D of the digital coded switches 10 are connected via diodes 11 to the other inputs of their respective gates. open collector 13, the first inputs of which are in each group 14 connected in parallel and connected to the outputs of the reading logic 12. The data outputs of the read logic 12 are connected to the individual conductors of the data bus 6 of the microcomputer 1, to which the outputs of the individual open collector gates 13 are also connected. The collectors S of the digital encoded switches 10 are connected in parallel in their individual columns.

Mikropočítač 1 má rozdekódovánu vnější adresovou sběrnici 7 v dekodéru 2 adres, který svým třetím výstupem zajistí zapsáníThe microcomputer 1 has decoded the external address bus 7 in the address decoder 2, which by its third output ensures the writing

40 5 adresy výběrového slova do paměti 4 adresy výběrového slova z datové sběrnice 6 mikropočítače 1. Výstupy z paměti 4 adresy výběrového slova tvoří výběrové vodiče 9 čtení, které vyberou příslušný sloupec přepínačů 10 v paměti 5 výběrového· stova. Druhým výstupem dekodéru 2 adres je inicializována logika 12 čtení, která otevře jedním svým výstupem první vstupy hradel s otevřeným kolektorem 13 příslušné skupiny 14 hradel.40 5 selection word addresses in memory 4 selection word addresses from data bus 6 of microcomputer 1. The outputs from memory 4 of the selection word address consist of read wires 9 which select the respective switch column 10 in the selection 5 memory 5. By the second output of the address decoder 2, the read logic 12 is initialized, which opens with its output the first gate inputs with the open collector 13 of the respective gate group 14.

Tím je vybrána řada číslicových kódovaných přepínačů 10, z jejichž výstupů se informace, kterou chceme číst, dostane přes diody 11 k druhým vstupům hradel s otevřeným kolektorem 13 skupiny 14 hradel. Výstupy hradel s otevřeným kolektorem 13 skupiny 14 hradel, jsou připojeny k příslušným. vodičům datové sběrnice 6 mikropočítače 1. Tak se informace z příslušného číslicového kódovaného přepínače 10 dostává až do· mikropočítače 1.This selects a series of digital coded switches 10, from whose outputs the information to be read passes through the diodes 11 to the second gate inputs with the open collector 13 of the gate group 14. The outputs of the open collector gates 13 of the gate group 14 are connected to the respective. Thus, the information from the corresponding digital coded switch 10 reaches the microcomputer 1.

Logika 12 čtení provádí výběr řady rovněž na základě dat z datové sběrnice 6 mikropočítače 1. Přečtená data jsou v mikropočítači 1 zpracována a vyslána opět po datové sběrnici 6 do výstupního- registru 3, který je inicializován prvním výstupem z dekodéru 2 adres. Výstupy z registru 3 výstupních dat 3 tvoří vývod programovaných dat, který již přímo ovládá regulátor příslušného zkušebního systému.The reading logic 12 also selects the series based on data from the data bus 6 of the microcomputer 1. The read data is processed and sent back in the microcomputer 1 to the output register 3, which is initialized by the first output from the address decoder 2. Outputs from the register 3 of output data 3 form the output of programmed data, which is directly controlled by the controller of the respective test system.

Zapojení podle vynálezu lze využít pro konstrukci číslicových programátorů pro únavové zkoušky strojních součástí. Jeho využití je však možné i v řadě jiných oborů, např. v chemickém průmyslu a všude tam, kde je vyžadováno číslicové řízení po programových krocích s možností operativně zasáhnout do procesu.The circuitry of the invention can be used to design digital programmers for fatigue testing of machine parts. However, its use is also possible in a number of other fields, eg in the chemical industry and wherever numerical control is required after program steps with the possibility to intervene operatively in the process.

Claims

PSEDMET

1. A microcomputer programmer for fatigue testing of machine parts, characterized in that the microcomputer (1) is connected by an address bus (7) to the addresses of the address decoder (2) and the data bus (6j is connected to the memory inputs (4) of the sample word). on the one hand, memory inputs (5) of the sample word (5) and on the other hand, inputs of an output data register (3), the write input of which is connected to the first output of the address decoder (2). and a third output to the write input of the select word address memory (4), the output selection wires (9) of which are connected to the inputs of the select word memory (5).

Connection according to Claim 1, characterized in that the memory (5) of the selection word is formed

The invention comprises at least two rows of digital coded switches (10) and each row corresponding to a group (14) of open-collector gates (13), wherein the code outputs (A, B, C, D) of the digital coded switches (10) are connected via diodes (11j). to the second inputs of their respective open collector gates (13), the first inputs of which are in each group (14) connected in parallel and connected to the outputs of the reading logic (12), the data inputs of which are connected to individual conductors a microcomputer (1) to ₇ rou who are also connected to the outputs of each of gates with open collector (13), while the collector (SJ coded digital switch (10) are in their respective columns connected in parallel and form the selective reading wires (9).

2 sheets of drawings