CS240155B1 - DC power supply for electronic circuits and protection - Google Patents
DC power supply for electronic circuits and protection Download PDFInfo
- Publication number
- CS240155B1 CS240155B1 CS835041A CS504183A CS240155B1 CS 240155 B1 CS240155 B1 CS 240155B1 CS 835041 A CS835041 A CS 835041A CS 504183 A CS504183 A CS 504183A CS 240155 B1 CS240155 B1 CS 240155B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- voltages
- input
- output
- ripple
- unstabilized
- Prior art date
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Stejnosměrný napájecí zdroj elektronických obvodů s ochranou slouží k napájení elektronických obvodů všech druhu. Předností popisovaného zařízení je, že chrání napájené obvody před zničením vlivem nepřípustného zvýšení, nesymetrií nebo zvlněním výstupních napětí napájecího zdroje. Zařízení je složeno ze zdroje dvou symetrických nestabilizovaných napětí, dvou jistících prvků, stabilizátoru se dvěma symetrickými výstupními napětími, obvodu pro vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí a dvou polovodičových spínačů.The DC power supply for electronic circuits with protection is used to power electronic circuits of all kinds. The advantage of the described device is that it protects the powered circuits from destruction due to an impermissible increase, asymmetry or ripple of the output voltages of the power supply. The device consists of a source of two symmetrical unstabilized voltages, two fuse elements, a stabilizer with two symmetrical output voltages, a circuit for evaluating the asymmetry and ripple of unstabilized voltages and impermissible values of stabilized voltages and two semiconductor switches.
Description
Vynález se týká stejnosměrného napájecího zdroje elektronických obvodů s ochranou.BACKGROUND OF THE INVENTION The present invention relates to a DC power supply of electronic circuits with protection.
U dosud známých systémů bylo použito takových zapojenou kterých při poruše ve stejnosměrném napájecím zdroji nebo v napájených obvodech docházelo k nepřípustnému zvýšení, nesymetrii nebo zvlnění výstupních napětí napájecího zdroje, což vedlo v některých případech k poškození napájených obvodů.In prior art systems, wiring has been used which, in the event of a failure in the DC power supply or in the power supply circuits, has caused an unacceptable increase, unbalance or ripple of the power supply output voltages, which in some cases has damaged the power supply circuits.
Systém podle vynálezu, jehož podstata spočívá v tom, že prvý výstup zdroje dvou symetrických nestabilizováných napětí je připojen přes prvý jistící prvek jednak na první vstup stabilizátoru se dvěma symetrickými výstupními napětími a jednak na prvý vstup obvodu pro vyhodnocení nesymetrie a zvlnění nestabiliz ováných napětí a nepřípustných velikostí stabilizovaných napětí a na třetí vstup prvého polovodičového spínače, přičemž prvý výstup stabilizátoru se dvěma symetrickými výstupními napětími je připojen jednak na čtvrtý vstup prvého polovodičového spínače, jednak ha druhý vstup obvodu vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, jenž je prvým výstupem zapojení. Druhý výstup zdroje dvou symetrických nestabilizovaných napětí je připojen jednak na druhý vstup stabilizátoru se dvěma symetrickými výstupními napětími a jednak na třetí vstup obvodu vyhodnocení nesymetrie a zvlnění nestabilizovaného napětí a nepřípustných velikostí stabilizovaných napětí jednak na druhý vstup prvého polovodičového spínače a na druhý vstup druhého polovodičového spínače, jenž je druhým výstupem zapojení. Třetí výstup zdroje dvou symetrických nestabilizovaných napětí,, je připojen přes druhý jistící prvek jednak na třetí vstup stabilizátoru se dvěma symetrickými výstupními napitími a jednak na i,The system according to the invention, characterized in that the first output of the source of two symmetrical unstabilized voltages is connected via a first protective element to both the first input of the stabilizer with two symmetrical output voltages and second to the input of the circuit for evaluation of unbalance and undulation of unstabilized voltages the first output of the stabilizer with two symmetrical output voltages is connected both to the fourth input of the first semiconductor switch and to the second input of the unbalance and ripple evaluation circuit, and the unacceptable stabilized voltage magnitudes, the first wiring output. The second output of the source of two symmetrical unstabilized voltages is connected to the second input of the stabilizer with two symmetrical output voltages and to the third input of the unbalanced voltage evaluation and ripple of unstabilized voltage and unacceptable stabilized voltage magnitude. , which is the second output of the wiring. The third output of the source of two symmetrical unstabilized voltages, is connected via a second securing element to the third input of the stabilizer with two symmetrical output voltages and to i,
3240 US čtvrtý vstup druhého polovodičového spínače a na pátý vstup obvodu vyhodnocení nesymetrie a zvlnění ne stabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Druhý výstup stabilizátoru se dvěma symetrickými vÝstupn-fm-i napětími je připojen na třetí vstup druhého polovodičového spína^A a na čtvrtý vstup obvodu vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, jenž je třetím výstupem zapojení. Prvý výstup obvodu vyhodnocení nesymetrie a zvlnění destabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí je připojen na prvý vstup prvého polovodičového spínače. Druhý výstup obvodu vyhodnoceni nesymetrie a zvlnění ne stabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí je připojen na první vstup druhého polovodičového spínače.3240 US fourth input of the second semiconductor switch and the fifth input of the asymmetric and ripple evaluation circuit of non-stabilized voltages and impermissible stabilized voltage magnitudes. The second output of the stabilizer with two symmetrical output voltages is connected to the third input of the second semiconductor switch A and to the fourth input of the unbalance and ripple evaluation circuit of unstabilized voltages and impermissible stabilized voltage magnitudes, which is the third output of the wiring. The first output of the unbalance evaluation circuit and the ripple of the destabilized voltages and the impermissible stabilized voltage magnitude is connected to the first input of the first semiconductor switch. The second output of the unbalance and ripple evaluation circuit of the non-stabilized voltages and the impermissible stabilized voltage magnitude is connected to the first input of the second semiconductor switch.
Hlavní výhodou stejnosměrného napájecího zdroje elektronických obvodů s ochranou podle vynálezu spočívá v tom, že svými vlastnostmi chrání napájené elektronické zařízení, jehož cena je mnohonásobně vyšší, dále před poruchou nebo úplxýn zničením, které může nastat při poruše ve stejnosměrném n?pájecím zdroji nebo v napájených elektronických obvodech.The main advantage of the DC power supply of the electronic circuits with the protection according to the invention is that it protects the powered electronic device, whose price is many times higher, further from the failure or complete destruction that can occur in the DC power supply or in the power supply. electronic circuits.
Další výhodou je, že zařízení se jednoduše seřizuje a je nenáročné na údržbu.Another advantage is that the device is easy to adjust and low maintenance.
Stejnosměrný napájecí zdroj elektronických obvodů s ochranou podle vynálezu je zřejwý z přiloženého vyobrazení, které znázorňuje napájecí zdroj svýstupními stabilizovanými napětími s ochranou.The DC power supply of the electronic circuitry with protection according to the invention is apparent from the enclosed drawing which shows the power supply with the output stabilized voltages with protection.
Systém podle vynálezu sestává z prvého výstupu 1.1 zdroje 1 dvou symetrických nestabilizováných napětí, jenž je připojen přes prvý jistící prvek 2 jednak na první vstup 4.1 stabilizátoru 4 se dvěma symetrickými výstupními napětími, jednak ra prvý vstup 2x1 obvodu χ pro vyhodnoceni nesymetrie a zvlnění nestabilizováných napětí a nepřípustných velikostí stabilizovaných napětí a na třetí vstup 6.3 prvého polovodičového spínače 6. Prvý výstup 4.4 stabilizátoru 4 se dvěma symetrickými výstupními napětími, připojený jednak na čtvrtý vstup 6.4 prvého polovodičového spínače 6 a jednak na druhý vstup 3.2The system according to the invention consists of a first output 1.1 of a source 1 of two symmetrical unstabilized voltages which is connected via a first protection element 2 to a first input 4.1 of a stabilizer 4 with two symmetrical output voltages. and unacceptable stabilized voltage levels and to the third input 6.3 of the first semiconductor switch 6. The first output 4.4 of the stabilizer 4 with two symmetrical output voltages, connected both to the fourth input 6.4 of the first semiconductor switch 6 and to the second input 3.2
240 155 obvodu vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a-nepřípustných velikostí stabilizovaných napětí, jenž je prvým výstupem zapojení* Druhý výstup' 1*2 zdroje 1 dvou symetrických nestabilizovaných napětí, připojený jednak na druhý vstup 4*2 stabilizátoru 4 se dvěma symetrickými výstupními napětími a jednak na třetí vstup obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, ne druhý vstup 6*2 prvého polovodičového spínače 6 a na druhý vstup druhého polovodičového spínače £,jenž je druhým výstupem mapojení.“Třetí výstup 1*3 zdroje 1 dvou symetrických nestabilizovaných napětí, připojený přes druhý jistící prvek jednak na třetí vstup 4*3 stabilizátoru 4 se dvěma symetrickými výstupními napětími a jednak na čtvrtý vstup 7*4 druhého polovodičového spínače £ a dále na pátý vstup 3 »5 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Druhý výstup 4*3 stabilizátoru 4 se dvěma symetrickými výstupními napětími, připojený na třetí vstup Ztž druhého polovodičového spínače £ a na čtvrtý vstup 3»4 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, jenž je třetím výstupem zapojení, ^rvý výstup 3«θ obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí je připojen na prvý vstup 6,1 prvého polovodičového spínače 6. Druhý výstup žtZ obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných, napětí je připojen na prvý· vstup 7*1 druhého polovodičového spínače £. Obvod £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí obsahuje odpory Rl* R2* R3* R4* R3* R6 R£, R8,R£, R1Q, Rll* R12, R13* R14* R13* R16, Rl£, R18, R19* R20, R21, R22* R23* R24* kondenzátory Cl, 02 * 03* 04, 03* 06, Zenercvy diody Z3, Z4* Z£, Z8, Z£, Z13* Z13* Z16, diody VI, V 10 s tranzistory T2, T6* T£, Til, T12* T14 . K prvnímu vstupu Žxi obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí240 155 circuit of unbalance and ripple evaluation of unstabilized voltage and non-permissible stabilized voltage magnitude, which is the first output of wiring * Second output 1 * 2 of power supply 1 of two symmetrical unstabilized voltages connected to second input 4 * 2 of stabilizer 4 with two symmetrical output voltages and secondly to the third input of the circuit 6 to evaluate the unbalance and ripple of unstabilized voltages and impermissible stabilized voltage magnitudes, not the second input 6 * 2 of the first semiconductor switch 6 and the second input of the second semiconductor switch 6 which is the second mapping output. sources 1 of two symmetrical unstabilized voltages connected via a second circuit breaker to the third input 4 * 3 of the stabilizer 4 with two symmetrical output voltages and to the fourth input 7 * 4 of the second semiconductor switch 6 and to the fifth input 3 »5 esymmetry and ripple of unstabilized stresses and impermissible stabilized stress sizes. The second output 4 * 3 of the stabilizer 4 with two symmetrical output voltages, connected to the third input Ztz of the second semiconductor switch 6 and to the fourth input 3, 4 of the circuit 4 of unbalance evaluation and ripple of unstabilized voltages and impermissible stabilized voltages. The first output of the unbalance and ripple evaluation of unstabilized voltages and unacceptable stabilized voltage levels is connected to the first input 6.1 of the first semiconductor switch 6. The second output of the unbalance and ripple evaluation of unstabilized voltages and unacceptable stabilized voltages is connected. to the first input 7 * 1 of the second semiconductor switch 6. The unbalance and ripple evaluation circuit for unstabilized voltages and impermissible stabilized voltage magnitudes includes resistors R1 * R2 * R3 * R4 * R3 * R6 R6, R8, R6, R1Q, R11 * R12, R13 * R14 * R13 * R16, R1. , R18, R19 * R20, R21, R22 * R23 * R24 * capacitors C1, 02 * 03 * 04, 03 * 06, Zener diodes Z3, Z4 * Z £, Z8, Z £, Z13 * Z13 * Z16, diodes VI , V 10 with transistors T2, T6 * T £, Til, T12 * T14. To the first input Zxi of circuit 6, evaluation of unbalance and ripple of unstabilized voltages and impermissible stabilized voltages
240 155 je připojen, jedním koncem prvý kondenzátor C 1, jehož druhý konec je připojen jednak přes druhý odpor R2 na katodu pr\é diody VI a jednak přes prvý odpor Rl na třetí vstup 5»3 obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí.240 155 is connected, at one end, to a capacitor C1, the other end of which is connected via a second resistor R2 to a cathode of a first diode VI and partly via a first resistor R1 to a third input 5-3 of the unbalanced voltage evaluation circuit. unacceptable stabilized stress sizes.
.\noda prvé diody VI je připojena jednak k bázi prvého tranzistoru T 2 a jednak přes paralelně spojený druhý kondenzát or C 2 a třetí odpor Rř. na třetí vstup ŽsŽ obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, K pátému vstupu £•2. obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí e nepřípustných velikostí stabilizovaných napětí je připojen jedním koncem třetí kondenzátor Ó 4, jehož druhý konec je připojen jednak přes čtvřtý odpor R 14 na anodu druhé diody V 10 a jednak přes pátý odpor R 15 na třetí vstup 5.ř obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovsných napětí a nepřípustných velikostí stabilizovaných napětí. Katoda druhé diody V 10 je připojena jednak k bázi druhého tranzistoru T 11 a jednak přes paralelně spojený čtvrtý kondenzátor C 5 a šestý odpor R 15 na třetí vstup 5*5 obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Kolektor prvého tranzistoru T 2 je připojen na pátý vstup5.5 obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovarých napětí s nepřípustných velikostí stabilizovaných napětí. Kolektor druhého tranzistoru T 11 je připojen na prvý· vstup obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Emitor prvého tranzistoru Tg je připojen jednak přes sedmý odpor R4 na třetí vstup 5.5 obvodu 2 vyhodnocení nesymetrie a zvlnění nestsbilizovaných napětí a nepřípustných velikostí stabilizovaných napětí a přes osmý odpor R£ do společného bodu,kam je dále připojena anoda prvé generový diody Z4, báze třetího a čtvrtého tranzistoru T6 a T12 a je-'en konec devátého odporu R18, který je druhým koncem připojen jednak na emitor druhého tranzistoru T 11 a dále přes desátý odpor R 16 na třetí vstup ΣλΣ. obvodu 2 vyhodnocení nesymetrie a zvlnění nestsbilizovaných napětíThe node of the first diode VI is connected both to the base of the first transistor T 2 and to the second condensate C 2 and the third resistor R1. on the third input of the Zs of the circuit 2, the evaluation of unbalance and ripple of unstabilized voltages and impermissible stabilized voltage magnitudes; circuit 2 of evaluation of unbalance and ripple of unstabilized voltages e of impermissible stabilized voltages is connected by one end of a third capacitor 4 4, the other end of which is connected via the fourth resistor R 14 to the anode of the second diode V 10 and In circuit 2, the evaluation of unbalance and ripple of non-stabilized voltages and impermissible stabilized voltage magnitudes. The cathode of the second diode V 10 is connected both to the base of the second transistor T11 and to the third input 5 * 5 of the circuit 2 for evaluating the unbalance and ripple of the unstabilized voltages and the unacceptable stabilized voltage magnitudes. The collector of the first transistor T 2 is connected to the fifth input 5.5 of the unbalance and ripple evaluation circuit 2 of an unacceptable stabilized voltage magnitude. The collector of the second transistor T11 is connected to the first input of circuit 2 of the unbalance evaluation and ripple of unstabilized voltages and impermissible stabilized voltages. The emitter of the first transistor Tg is connected via the seventh resistor R4 to the third input 5.5 of the unbalance and ripple evaluation of non-stabilized voltages and impermissible stabilized voltage magnitudes and through the eighth resistor R4 to a common point where the anode of the first generic diode Z4 is connected. and the fourth transistor T6 and T12 and is the end of the ninth resistor R18, which is connected at the other end to the emitter of the second transistor T11 and further through the tenth resistor R 16 to the third input ΣλΣ. Circuit 2 evaluates asymmetric and ripple of non-stabilized voltages
240 155 a nepřípustných velikostí stabilizovaných napětí. Katoda prvé Zenerovy diody Z‘4 je připojena na katodu druhé Zenerovy diody Zj5, jejíž anoda je připojena do společného hodu dvou s^-7 riově řazených odporů R6 a R 17 , přičemž druhý konec4^^po-c^e^° ru R 6 je připojen k prvému vstupu 5,1 a druhý konec^oápo-^®^0 ru R 17 k pátému vstupu 5,5 obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, Emitory třetího a čtvrtého tranzistoru T 6 a T 12 jsou připojeny jednak na třetí vstup 5«3. obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí a jednak na sériově spojený třináctý odpor R9 a čtrnáctý odpor R8, připojené ke kolektoru třetího tranzistoru T 6, a na sériově spojený patnáctý odpor R 21 a šestnáctý odpor R 20, připojené' ke kolektoru čtvrtého tranzistoru T 12. Kolektor třetího tranzistoru T6 je připojen na anodu třetí Zenerovy diody Z5 , která je svou katodou připojena přes sedmnáctý odpor R 7 jednak na druhý výstup 52 obvodu 2 vyhodnoceni nesymetrie a zvlnění nestabilizovaných napětí a jednak na jeden konec osmnáctého odporu R 11. Kolektor čtvrtého tranzistoru T 12 je připojen na katodu čtvrté Zenerovy diody Z13« jejiž anoda je připojena přes devatenáctý odpor R 19 jednak na čtvrtý vstup obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí a jednak na ječen konec dvacátého odporu R 23» Společný bod třináctého odporu R 9 a čtrnáctého odporu R8 je připojen jednak na bázi pátého tranzistoru a jednak přes pátý kondenzátor na jeho kolektor, který je přes dvacátý první odpor R 10 připojen na prvý vstup 5 «1 obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Společný bod patnáctého odporu R 21 a šestnáctého odporu R 20 je připo_ jen jednak na bázi šestého tranzistoru T 14 a jednak je přes šestý kondenzátor C 6 připojen na jeho kolektor, který je přes dvacátý druhý odpor R 22 připojen na pátý vstup Σώ obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných. napětí a nepřípustných velikostí stabilizovaného napětí.240 155 and unacceptable stabilized voltage levels. The cathode of the first zener diode Z'4 is connected to the cathode of the second Zener diode Zj5, whose anode is connected to the common throw two of Rio's ^ -7 collated resistors R6 and R17, the second konec4 O- ^^ c ^ e ^ ru R ° 6 is connected to a first input and a second end 5.1 oápo- ^ ^ ® ^ 0 ru R 17 to a fifth input of the circuit 2 5.5 evaluating unbalance voltage ripple unstabilized and stabilized voltage of unacceptable size, emitters of the third and the fourth transistor T 6 and T 12 are connected to the third input 5 «3. circuit for evaluation of unbalance and ripple of unstabilized voltages and unacceptable stabilized voltage magnitudes and, on the other hand, for a series connected thirteenth resistor R9 and a fourteenth resistor R8 connected to the collector of the third transistor T6, to the collector of transistor T12. The collector of transistor T6 is connected to the anode of the third Zener diode Z5, which is connected via cathode via the 17th resistor R7 to the second output 52 of the unbalance and ripple voltage evaluation circuit 2 and to one end of the 18th resistor. R 11. The collector of the fourth transistor T 12 is connected to the cathode of the fourth Zener diode Z13 «whose anode is connected via a nineteenth resistor R 19 to the fourth input of circuit 2 of unbalance and ripple evaluation of unstabilized voltages and impermissible stabilized voltages and n end of twenty resistor R 23 »The common point of the thirteenth resistor R 9 and the fourteenth resistor R8 is connected both on the basis of the fifth transistor and on the other hand through the fifth capacitor to its collector which is connected to the first input 5 evaluation of unbalance and ripple of unstabilized stresses and impermissible stabilized stress magnitudes. The common point of the fifteenth resistor R 21 and the sixteenth resistor R 20 is connected both on the basis of the sixth transistor T 14 and on the other hand via the sixth capacitor C 6 connected to its collector which is connected to the fifth input Σώ unbalance and ripple of unstabilized. voltage and unacceptable stabilized voltage.
240 155240 155
- ? “-? "
Smitory pátého tranzistoru T 7 a šestého tranzistoru T 14 jsou připojeny ke společnému hodu dvacátého třetího odporu R 12 a dvacátého čtvrtého odporu R 24 , který je připojen ke třetímu vstupu 5.5 ohvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Druhý konec dvacátého třetího odporu R Í2 je připojen na jeden konec jedenáctého odporu R 6 a dále připojen na druhý vstup obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napatí a nepřípustných velikostí stabilizovaných napětí, Do společného bodu dvacátého třetího odporu R 12 a osmnáctého odporu R 11 je připojena svou katodou pátá Zenerova dioda Z 9, jgíž anoda je připojena anodu šesté Zenerovy diody Z 8, připojené ke kolektoru pátého tranzistoru T 7« Společný bod páté a šesté Zenerovy diody Z 9 a 2 8 je prvým výstupem 5,6 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Do společného bodu dvacátého odporu R 25 a dvacátého čtvrtého odporu R 24 je připojena svojí anodou sedmá Zenerova dioda Z 15. jejíž katoda je připojena na katodu osmé Zenerovy diody Z 16, jejíž ano da je propojena ke kolektoru šestého tranzistoru T 14. Společ ný bod sedmé a osmé Zenerovy diody Z 15 a Z 16· je druhým výstupem 5*7 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Prvý polovodičový spínač 6 se skládá z odporů R 25.The emitters of the fifth transistor T7 and the sixth transistor T 14 are coupled to a common throw of the twenty-third resistor R12 and the twenty-fourth resistor R24, which is connected to the third input 5.5 of the evaluation of unbalance and ripple of unstabilized voltages and impermissible stabilized voltages. The other end of the twenty-third resistor R12 is connected to one end of the eleventh resistor R6 and further connected to the other input of the circuit 2 of unbalance and ripple evaluation of unstabilized voltages and impermissible stabilized voltage magnitudes. connected to the cathode of the fifth Zener diode Z 9, the anode of which is connected to the anode of the sixth Zener diode Z 8, connected to the collector of the fifth transistor T 7 "Common point of the fifth and sixth Zener diodes Z 9 and 2 8 is the first output and undulating unstabilized voltages and impermissible stabilized voltages. The seventh Zener diode Z 15 is connected to the common point of the twenty-fourth resistor R 25 and the twenty-fourth resistor R 24 by its anode, the cathode of which is connected to the cathode of the eighth Zener diode Z 16, whose yes is connected to the collector of the sixth transistor T14. The seventh and eighth Zener diodes Z 15 and Z 16 are the second outputs 5 * 7 of the circuit 6 for evaluating the unbalance and ripple of unstabilized voltages and impermissible stabilized voltage magnitudes. The first semiconductor switch 6 consists of resistors R 25.
R 26. R 27, R 26 , diod Y 19, V 21. Y 22 a tranzistorů T 17, T lo, T 20. Na prvý vstup 6.1 prvého polovodičového spínače 6 je připojena báze sedmého tranzistoru T 1^ jehož emitor je připoden jednak na druhý vstup 6.2 prvého polovodičového spínače 6 a jednak na jeden konec dvacátého pátého odporu R 27 a na emitor osmého tranzistoru T 20 a anodu třetí diody V 22. Kolektor sedmého transistoru T 17 je připojen na jeden konec dvacátého šestého odporu R 25, jehož druhý konec je připojen jednak na jeden konec dvacátého sedmého odporu R 26 a jednak na bázi devátého tranzistoru T 18. Druhý konec dvacátého sedmého odporu R 26 je připojen jednak na emitor devátého tranzistoru T 18 a jednak do společného bodu, vytvořeného spojením katod čtvrté diody V 19, páté diody Y 21 a kolektoru osného tranzistoru T 20. Anoda čtvrté diody Y 1926th R R 27, R 26, diodes 19 Y, 22 Y In the 21th and the transistors T 17, T lo T 20. To the first input 6.1 of the first semiconductor switch 6 is connected to base of the seventh transistor T 1 is the emitter-pu d en on the second input 6.2 of the first semiconductor switch 6 and on the other end of the twenty-fifth resistor R 27 and on the emitter of the eighth transistor T 20 and the anode of the third diode V 22. The collector of the seventh transistor T 17 is connected to one end of the twenty-six resistor R 25 the other end of which is connected to one end of the 27th resistor R 26 and secondly to the base of the ninth transistor T 18. The other end of the 27th resistor R 26 is connected both to the emitter of the 9th transistor T 18 and to the common point In 19, the fifth diodes Y 21 and the collector of the transistor T 20. Anode of the fourth diode Y 19
240 155 je připojena na třetí vstup 6,3 prvého polovodičového spínače 6. Anoda páté diody V 21 je společně s katodou šesté diody V 22 připojena na čtvrtý vstup 6,4.prvého polovodičového spínače 6. ^ruhý konec dvacátého pátého odporu B 27 je připojen společně s jedním koncem dvacátého osmého odporu B 28, jehož druhý konec je připojen na hází osmého tranzistoru T 20, a na. kolektor devátého tranzistoru T 18, Druhý polovodičový spínač £ se skládá z dvacátého devátého odporu B 29 , z diod V 23, V 26, 7 27 , a z tranzistorů T 23 T 24 . Ha prvý vstup Zxl druhého polovodičového spínače 7 je připojena táze desátého tranzistoru T 23 . «Jeho emitor je připojen jednak na druhý vstup 7,2 druhého polovodičového spínače £ a jednak na kolektor jedenáctého tranzistoru T 24 a na katodu sedmé diody 7 2,5» Ha kolektor desátého tranzistoru lB5je připojen jeden konec dvacátého devátého odporu R 29 , jehož druhý konec je připojen na bázi jedenáctého tranzistoru T 24,přičemž na jeho emitor jsou připojeny svými anodami osmá dioda 7 26 a devátá dioda 7 27 · Ke katodě osné diody V 2,6 je připojena anoda sedmé diody 7 23 a obě společně jsou připojeny na třetí vstup 7«3 druhého polovodičového spínače £. Katoda deváté diody 7 27 je připojena na čtvrtý vstup 7.4 druhého polovodičového spínače £,.240 155 is connected to the third input 6.3 of the first semiconductor switch 6. The anode of the fifth diode V 21, together with the cathode of the sixth diode V 22, is connected to the fourth input of the 6.4th first semiconductor switch 6. The opposite end of the twenty-fifth resistor B 27 is connected together with one end of twenty-eight resistor B 28, the other end of which is connected to the run-out of eighth transistor T20, and to. the collector of transistor T 18, the second semiconductor switch £ consists of twenty-ninth resistor 29 B, V of the diodes 23, 26, 7, 27, and the transistors T 23 T 24th 11a, the first input Zx1 of the second semiconductor switch 7 is connected to the thrust of the tenth transistor T23. Its emitter is connected both to the second input 7.2 of the second semiconductor switch 6 and to the collector of the eleventh transistor T 24 and to the cathode of the seventh diode 7 2.5.Ha collector of the tenth transistor lB5 is connected one end of the twenty-ninth resistor R 29. the end is connected on the basis of the eleventh transistor T 24, with an eighth diode 7 26 and the ninth diode 7 27 connected to its emitter. · Anode of the seventh diode 7 23 is connected to the cathode of the oscillating diode V 2,6 and both are connected to the third input 7 «3 of the second semiconductor switch 6. The cathode of the ninth diode 727 is coupled to the fourth input 7.4 of the second semiconductor switch 60 ,.
Systém podle vynálezu pracuje tak, že zdroj 1 dvou symetrických nestabilizovaných napětí má na svém prvém výstupu 1,1 kladné napětí, na svém druhém výstupu 1.2 má nulové napětí a na svém třetím výstupu 1,3 má záporné napětí. Stabilizátor 4 se dvěma symetrickými výstupními napětími má na svém prvém výstupu 4,4 kladné napětí a na svém druhém výstupu 4,3 záporné napětí. Obvod 2 vyhodnocení nesymetrie a zvlnění nestabilizováných napětí a nepřípustných velikostí stabilizovaných napětí vyhodnocuje nesymetrii výstupních napětí zdroje 1 dvou symetrických nestabilizovaných napětí obvodem, skládajícím se z jedenáctého a dvanáctého odporu B_ Ά * SJ2 a z prvé a druhé Ženerovy diody Z_4 , epřípustné zvlnění výstupních napětí zdroje 1 dvou symetrických nestabilizovaných napětí ae vyhodnocuje obvodem obsahujícím odpory B 1« R 2, R 3» B 4, R 3 , B 13> B 14« R 13« B 16 a B 18 , kondenzátory C 1 ,The system according to the invention operates such that the source 1 of two symmetrical unstabilized voltages has a positive voltage at its first output 1.1, a zero voltage at its second output 1.2 and a negative voltage at its third output 1.3. The stabilizer 4 with two symmetrical output voltages has a positive voltage at its first output 4.4 and a negative voltage at its second output 4.3. The unbalance and ripple evaluation of unstabilized voltages and impermissible stabilized voltage magnitude evaluates the unbalance of the output voltage of the source 1 of two symmetrical unstabilized voltages by a circuit consisting of the eleventh and twelfth resistors B_ Ά * SJ2 and the first and second Zener diodes Z_4. two symmetrical unstabilized voltages ae evaluated by circuit containing resistors B 1 «R 2, R 3 B B 4, R 3, B 13 B B 14 R R 13 B B 16 and B 18, capacitors C 1,
240 155240 155
C 2, 0 5 a C 4, diody V 1 a V 10 a tranzistory T 2, T 11, Nepřípustný pokles jednoho něho obou výstupních napětí stabilizátoru 4 se dvěma symetrickými výstupními napětími je vyhodnocen obvodem skládajícím se ze třetího tranzistoru T 6 a čtvrtého tranzistoru T 12, třetí a čtvrté Zenerovy diody Z 5 a Z_l2 a sedmnáctého a devatenáctého odporu R 7 a R J2 · Aby se vyloučila chybná funkce obvodu vyhodnocení nesymetrie a zvlnění bestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí při zapínání zdroje 1 dvou symetrických nestabilizovaných napití, obsahuje zpožďovací vC 2, 0 5 and C 4, diodes V 1 and V 10 and transistors T 2, T 11, An unacceptable drop in one of the two output voltages of the stabilizer 4 with two symmetrical output voltages is evaluated by the circuit consisting of the third transistor T6 and the fourth transistor T 12, third and fourth Zener diodes Z 5 and Z 12 and seventeenth and nineteenth resistances R 7 and R J2 · To avoid malfunction of the asymmetric evaluation circuit and ripple of the bestabilized voltages and the impermissible stabilized voltage magnitudes delay in
obvod, který zpožďuje vyhodnocení výše ujedených poruch. Tento obvod se skládá z odporů R 8, R 9¾¾310« R 21,P 22 z kondenzátorů C-2, C_6, Zenerových diod Z 8, Z 16 a tranzistorů T 7« T 14. Vyhodnocení nedovolených zvýšení výstupních napětí stabilizátoru 4 se dvěma symetrickými výstupními napětími je provedeno obvodem skládajícím se z odporů R 11 ,circuit that delays the evaluation of the above agreed failures. This circuit consists of resistors R 8, R 9¾¾ 3 10 R R 21, P 22 of capacitors C-2, C_6, Zener diodes Z 8, Z 16 and transistors T 7 T T 14. two symmetrical output voltages are provided by a circuit consisting of resistors R 11,
R. 12 ,R 25, P 24 a Zenerových diod Z Z 15. První polovodičový spínač 6 je tranzistorový zesilovač , který při kladném napětí určité velikosti na svém prvém vstupu 6,1 zkratuje kladné napětí na svém třetím vstupu 6.3 a kladné napětí na svém čtvrtém vstupu 6.4 vůči nulovému napětí. Diody V 19 a V 21 oddělují třetí a čtvrtý vstup 6.5 a 6.4. Třetí dioda V 22 chrání prvý výstup 4.4 stabilizátoru 4 se dvěma symetrickými výstupními napětími před připojením externího záporného napětí. Druhý polovodičový spínač 2 3® tranzistorový zesilovač, který při záporném napětí určité velikosti na svém druhém vstupu 7.2 zkratuje záporné napětí na svém čtvrtém vstupu 7.4 a záporné napětí na svém třetím vstupuR. 12, R 25, P 24 and ZZ diodes 15. The first semiconductor switch 6 is a transistor amplifier which, at a positive voltage of a certain magnitude at its first input 6.1, shorts the positive voltage at its third input 6.3 and the positive voltage at its fourth input 6.4 against zero voltage. The diodes V 19 and V 21 separate the third and fourth inputs 6.5 and 6.4. The third diode V 22 protects the first output 4.4 of the stabilizer 4 with two symmetrical output voltages from applying an external negative voltage. Second semiconductor switch 2 3® transistor amplifier, which at a negative voltage of a certain magnitude at its second input 7.2 short-circulates a negative voltage at its fourth input 7.4 and a negative voltage at its third input
7.57.5
V následujícím textu je několik příkladů funkce zapojení. Při poruše stabilizátoru 4 se dvěma symetrickými výstupními napětími,hterá se projeví nedovoleným zvýšením jeho kladného výstupního napětí, se zvýší napětí ve společném bodě osmnáctého a dvacátého třetího odporu R 11 a R 12 v obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí natolik, že se objeví kladné napětí na prvém vstupu 6.1 prvé240 15S ho polovodičového spínače 6 a ten omezí nedovolené zvýšení kladného výstupního napětí stabilizátoru 4 se dvěma symetrickými výstupními napětími a po určitém časovém okamžiku způsobí výpadek prvého jistícího prvku 2,a tím odpojí kladné napětí od prvého vstupu 4.1 stabilizátoru 4 se dvěma symetrickými výstupními napětími. Výpadkem prvého jistícího prvku 2 se poruší symetrie kladného napětí na vstupech stabilizátoru 4 se dvěma symetrickými výstupními napětími. Následkem toho se objeví záporné napětí i na druhém výstupu 5»? obvodu £ vyhodnoceni nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, které způsobí prostřednictvím druhého polovodičového spínače £ výpadek druhého jistícího prvku Poškozený stabilizátor 4 se dvěma symetrickými výstupními napětími je tedy odpojen od obou napájecích kladných napětí. Obdobně funguje zapojení při poruše stabilizátoru 4 se dvěma symetrickými výstupními napětími, která se projeví nedovoleným zvýšením jeho záporného výstupního napětí. Při poruše stabilizátoru 4 se dvěma symetrickými výstupními napětími, která má za následek nedovolené snížení jeho kladného výstupního napětí, se kladné napětí na kolektoru třetího tranzistoru i 6 sníží natolik, že se pátý tranzistor ? 7 uzavře. Na prvém výstupu 5.6 obvodu £ hodnocení nesymetrie a zvlnění nestabilizovaného napětí a nepřípustných velikostí stabilizovaných napětí je pak kladné napětí. Obdobně jako v předchozím případě jsou odpojeny prvý a třetí vstup 4. Λ stabilizátoru 4 se dvěma sy met laickými výstupními napětími od prvého a třetího*!.1. a 1.5 výstupu zdroje 1 dvou symetrických nestabilizovaných napětí. Jestliže dojde ke snížení velikosti výstupních napětí stabilizátoru 4 se dvěma symetrickými výstupními napětími vlivem podstatného snížení obou výstupních napětí zdroje £ symetrických nestabilizovaných napětí, je funkce zapojení blokována, nebot napětí na prvém a pátém vstupu 5*1 a 5»5 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí se sníží natolik, že ani uzavření pátého tranzistoru T 7 a šestého tranzistoru - T 14 nemá za následek kladné napětí ná prvém výstupu obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných na11The following are some examples of the wiring function. In the event of a failure of the stabilizer 4 with two symmetrical output voltages, which results in an unauthorized increase in its positive output voltage, the voltage at the common point of the eighteenth and twenty-third resistors R11 and R12 in the evaluation circuit of unbalance and ripple to the extent that a positive voltage occurs at the first input 6.1 of the first 2405S semiconductor switch 6, and this will limit the unauthorized increase in the positive output voltage of the stabilizer 4 with two symmetrical output voltages and cause the first circuit breaker 2 to fail after a certain time. of the first input 4.1 of the stabilizer 4 with two symmetrical output voltages. Failure of the first protection element 2 disrupts the positive voltage symmetry at the inputs of the stabilizer 4 with two symmetrical output voltages. As a result, a negative voltage also appears on the second output 5 »? Thus, the damaged stabilizer 4 with two symmetrical output voltages is disconnected from both supply positive voltages. Similarly, the wiring in the event of a failure of the stabilizer 4 with two symmetrical output voltages results in an unauthorized increase in its negative output voltage. In the event of a failure of the stabilizer 4 with two symmetrical output voltages resulting in an unauthorized reduction of its positive output voltage, will the positive voltage at the collector of the third transistor 6 be reduced to such an extent that the fifth transistor? 7 closes. At the first output 5.6 of the circuit of the unbalance and ripple evaluation of the unstabilized voltage and the impermissible stabilized voltage magnitude, there is a positive voltage. As in the previous case, the first and third inputs 4. of the stabilizer 4 with two symmetrical output voltages are disconnected from the first and third * 1. and 1.5 output of source 1 of two symmetrical unstabilized voltages. If the magnitude of the output voltage of the stabilizer 4 with two symmetrical output voltages decreases due to a substantial reduction in both output voltages of the source of symmetrical unstabilized voltages, the wiring function is blocked because the voltages on the first and fifth inputs 5 * 1 and 5 » the ripple of unstabilized voltages and impermissible stabilized voltage magnitudes is reduced to such an extent that even closing the fifth transistor T7 and the sixth transistor - T 14 does not result in a positive voltage at the first output of the circuit.
240 155 pěti nebo záporné napětí na druhém výstupu 5«7 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí. Při poruše zdroje 1 dvou symetrických nestabilizovaných napětí, která se projeví zvýšením zvlnění jeho kladného výstupního napětí, se objeví na druhém kondenzátoru C 2 v obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikosti stabilizovaných napětí záporné napětí, které se přenese i na emitor prvého tranzistoru T 2 , což má za následek, že se objeví záporné napětí na druhém výstupu 5.7 obvodu £ vyhodnocení^ymetrie a zvlnění nestabilizovaných ha* pěti a nepřípustných velikostí stabilizovaných napětí a prostřednictvím druhého polovodičového spínače £ dojde k výpadku druhého jistícího prvku £ . Výpadkem druhého jistícího prvku £ se poruší symetrie kladného napětí na vstupech stabilizátoru 4 se dvěma symetrickými výstupními napětími. Následkem toho se objeví kladné napětí i na prvém výstupu 5,6 obvodu 2 vyhodnocení nesymetrie a zvlnění nestabilizovaných,napětí a nepřípustných velikostí stabilizovaných napětí, které způsobí prostřednictvím prvého polovodičového spínače 6'výpadek prvého jistícího prvku 2 a tím i odpojení prvého a třetího vstupu 4,1 a 4,3 stabilizátoru 4 se dvěma symetrickými vý-240 155 five or negative voltages at the second output 5 ' of the circuit 5 to evaluate the unbalance and ripple of the unstabilized voltages and the unacceptable stabilized voltage magnitude. In case of failure of the source 1 of two symmetrical unstabilized voltages, which results in an increase of its positive output voltage ripple, the evaluation of unbalance and ripple of unstabilized voltages and unacceptable stabilized voltage magnitude appears on the second capacitor C 2 in negative voltage. of transistor T 2, resulting in a negative voltage at the second output 5.7 of the circuitry 6 of the evaluation and ripple of the unstabilized h and five and inadmissible stabilized voltage magnitudes, and the second semiconductor switch 6 fails the second protection element 6. Failure of the second circuit breaker 6 disrupts the positive voltage symmetry at the inputs of the stabilizer 4 with two symmetrical output voltages. As a result, a positive voltage also appears at the first output 5.6 of the circuit 2 of the unbalance and ripple evaluation of the unstabilized, voltages and impermissible stabilized voltage magnitudes, causing the first protective element 2 to fail by the first semiconductor switch 6'and thereby disconnecting the first and third inputs 4. , 1 and 4.3 of stabilizer 4 with two symmetrical
výstupu zdroje 1 dvou symetrických nestabilizovaných napětí. Při poruše zdroje 1 dvou symetrických nestabilizovaných napětí, která se projeví zvýšením zvlnění jeho záporného výstupního napětí, se objeví na čtvrtém kondenzátoru v obvodu vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí, která se přenesou i na emitor druhého tranzistoru T 11, což má za, následek, že se objeví kladné napětí ne prvém výstupu 5.6 obvodu £ vyhodnocení nesymetrie a zvlnění nestabilizovaných napětí a nepřípustných velikostí stabilizovaných napětí a prostřednictvím prvého polovodičového spínače 6 dojde k výpadku prvého jistícího prvku 2. Tím dojde k poruše symetrie kladného napětí na vstupech stabilizátoru 4 se dvěma symetrickými výstupními napětími, následkem čehož dojde i k výpadku druhého jistícího prvku £,a tím i k odpojení prvého a třetího vstu· pu 4Ja 4,5 stabilizátoru 4 se dvěma symetrickými výstupnímioutput of source 1 of two symmetrical unstabilized voltages. In case of failure of the source 1 of two symmetrical unstabilized voltages, which results in an increase in its negative output voltage ripple, an unbalance evaluation and ripple of unstabilized voltages and unacceptable stabilized voltage magnitudes appear in the fourth capacitor, which are transmitted to the emitter of the second transistor T11. as a result, a positive voltage occurs at the first output 5.6 of the unbalance evaluation circuit and ripple of unstabilized voltages and impermissible stabilized voltage magnitudes, and the first protection element 2 fails by means of the first semiconductor switch 6. This causes a failure of the positive voltage symmetry at the inputs of the stabilizer 4 with two symmetrical output voltages, which results in the failure of the second protection element 4 and thus disconnection of the first and third inputs 4 and 4 of the stabilizer 4 with two symmetrical output
240 15S napětími od prvého a třetího výstupu 1,1 a 1,3 zdroje 1 dvou symetrických Destabilizovaných napětí, jak již bylo několikrát popsáno.240 15S voltages from the first and third outputs 1.1 and 1.3 of source 1 of two symmetrical Destabilized voltages, as described several times.
Zapojení chrání napájené obvody a stabilizátor i před chybným připojením některých napájecích napětí do napájených obvodů. Jedná se například o připojení kladného napětí do obvodů napájených stabilizovaným kladným napětím. Funkci zapojení lze odvodit stejným způsobem jako v předchozích případech.The wiring protects the power supply circuits and the stabilizer against incorrect connection of some supply voltages to the power supply circuits. For example, the positive voltage is connected to circuits powered by a stabilized positive voltage. The connection function can be derived in the same way as in the previous cases.
Stejnosměrný napájecí zdroj elektronických obvodů, který je předmětem vynálezu, najde použití v elektronických zařízeních, kde je nutno elektronické obvody chránit před nedovolenými velikostmi napájecích napětí nebo před nesymetrií a zvlněním napájecích napětí.The DC power supply of the electronic circuits of the present invention will find use in electronic devices where the electronic circuits need to be protected from unauthorized power supply voltages or from asymmetry and ripple of supply voltages.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS835041A CS240155B1 (en) | 1983-07-04 | 1983-07-04 | DC power supply for electronic circuits and protection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS835041A CS240155B1 (en) | 1983-07-04 | 1983-07-04 | DC power supply for electronic circuits and protection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS504183A1 CS504183A1 (en) | 1985-06-13 |
| CS240155B1 true CS240155B1 (en) | 1986-02-13 |
Family
ID=5394497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS835041A CS240155B1 (en) | 1983-07-04 | 1983-07-04 | DC power supply for electronic circuits and protection |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS240155B1 (en) |
-
1983
- 1983-07-04 CS CS835041A patent/CS240155B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS504183A1 (en) | 1985-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4389695A (en) | Equipment for protecting electronic equipment and personnel against inadvertent occurrence of extended or transient high voltages and method | |
| US3527985A (en) | Electrical barrier device | |
| US6693780B2 (en) | ESD protection devices for a differential pair of transistors | |
| ATE127277T1 (en) | ESD PROTECTION CIRCUIT FOR BIPOLAR PROCESSES. | |
| FI61372B (en) | SKYDDSANORDNING FOER KONDENSATORBATTERI | |
| KR20100019501A (en) | Circuit arrangement comprising at least two capacitors that are connected in series | |
| US4173774A (en) | Parallel AC electrical system with differential protection immune to high current through faults | |
| JPS61218953A (en) | Power supply/signal conditioning equipment | |
| JPH02272612A (en) | Gate pulse generation method for static reactive power compensator | |
| CS240155B1 (en) | DC power supply for electronic circuits and protection | |
| US5016135A (en) | Power supply incorporating circuit breaker and fault detection circuit | |
| US3624449A (en) | Intrinsically safe transmitter system | |
| Sheikh et al. | Detection of high impedance fault in DC microgrid | |
| US11444454B2 (en) | Rectifier-based surge protection circuit | |
| CN222706396U (en) | A circuit with lightning protection and photovoltaic storage inverter | |
| JPH03195055A (en) | Semiconductor device | |
| SU1159101A1 (en) | Device for overvoltage protection of load | |
| SU1024998A1 (en) | Device for directional protection of single-phase earthing in ac network | |
| Lotfy et al. | Effect of protection system failure on power network reliability evaluation | |
| KR900007581B1 (en) | Power circuit | |
| SU1453503A1 (en) | Device for monitoring operational state of relay protection unit | |
| SU1129595A1 (en) | D.c.voltage stabilizer with overvoltage protection at output | |
| SU445116A1 (en) | Device to protect transistors power amplifier | |
| KR970024471A (en) | Surge Voltage Breaker Circuit | |
| RU1478884C (en) | Device for testing units of relay protection and automation |