CS238657B1

CS238657B1 - Connection for universal control units for metallurgical machines

Info

Publication number: CS238657B1
Application number: CS819337A
Authority: CS
Inventors: Antonin Schmucker
Original assignee: Antonin Schmucker
Priority date: 1981-12-15
Filing date: 1981-12-15
Publication date: 1985-12-16
Also published as: CS933781A1

Abstract

Vynález se týká zapojení bezkontaktní univerzální řídicí jednotky pre hutní stroje z automatický· pracovní· cykle·, které sestává z hradel NAND, dorivaSního obvodu, desítkových čítačů pracujících v kódu BCD, dekodéru z kódu BCD ne jedna z deseti, klopných obvodů N-S sestavených z hradel NAND a tvarovacích abvodů sestavených z hradel NAND, koncových stupňů a relé.The invention relates to a contactless connection universal control units for metallurgical machines from automatic · work cycle · which consists of NAND gates, dorsal circuit, decimal counter working in BCD code, decoder from BCD code is not one of ten N-S flip-flops assembled of NAND gates and forming wafers assembled from NAND gates, end stages a relay.

Description

(54)/Zapojení univerzální řídicí jednotky pro hutní stroje(54) / Connection of universal control unit for metallurgical machines

Vynález se týká zapojení bezkontaktní univerzální řídicí jednotky pre hutní stroje z automatický· pracovní· cykle·, které sestává z hradel NAND, dorivaSního obvodu, desítkových čítačů pracujících v kódu BCD, dekodéru z kódu BCD ne jedna z deseti, klopných obvodů N-S sestavených z hradel NAND a tvarovacích abvodů sestavených z hradel NAND, koncových stupňů a relé.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contactless universal control unit for metallurgical machines of an automatic duty cycle consisting of NAND gates, backfill circuit, decimal counters operating in BCD code, BCD decoder not one of ten, NS gate latches. NAND and forming anodes composed of NAND gates, output stages and relays.

Vynález ao týká zapojení bezkontaktní universální řídicí jednotky pro hutní «troje s automatickým pracovním cyklem, jako jsou tupcsvářečky, tlakovací stroje, hrotovecl stroje a podobně.The invention relates to the connection of a non-contact universal control unit for metallurgical machines with an automatic duty cycle, such as tufts, presses, pointed machines and the like.

Jsou známé jednoúčelové koutektel systémy a Sašovými relé nebo mechanické vačkové systémy, poháněné elektromotory přes převodovou skříň. Po tvarovaném obvodu otáčejících oo veček nebo po vačkách rosmíatěných po páse obíhající kladky elektrických koncových opínačft nebo mikroapínečd. Tvar a polohe vaček, pevné propojení kontaktů a časy naotavené ne časových relé pek určují pracovní eykluo atreje.Single-purpose koutektel systems and Sachet relays or mechanical cam systems driven by electric motors through a gearbox are known. On a contoured rotating side-by-side circuit or on cams rotated on a belt orbiting pulleys of electrical end switches or micro switches. The shape and position of the cams, the fixed connection of the contacts and the times of the non-timing relays are determined by the working cycle.

Mechanické systémy podléhej! snědnému opotřebení e umístění v těžkém hutnickém prostředí, trpí značnou poruchovostí. Nevíc mají relativně vysokou vlastní spotřebu elektrické energie.Mechanical systems succumb! The wear and tear in the heavy metallurgical environment suffers from considerable failure rate. Moreover, they have a relatively high self-consumption of electricity.

Uvedené nevýhody stávajícího stavu techniky se odstraní napojením universální řídicí jednotky pro hutní stroje podle vynálezu, jehož podeteta spočívá vtom, že sestává z dorivečníhe obvodu, jehož první vatup je přepojen e zdrojem napájení logiky a dálo druhý vstup uzemněn, přičemž jeho výstup jo propojen ee vstupem prvního hradle NAND, jehož výstup je propojen jednek se vstupem druhého hradla MAND a dálo o nulovaclmi vstupy prvního desítkového čítače, déle druhého desítkového čítače první dekády a třetího desítkového čítače druhé dekády. Výstup druhého hradle NAND je propojen jednak so vžemi prvními nulcvacími vstupy výstupních pamětí K-S a jednak a prvním nulovacím vstupem vstupní paměti K-S, jejíž přímý výstup je přepojen s blokovacím vstupem třetího hradle NAND. Výstup generátoru impulsů je propojen o druhým vstupem třetího hradle NAND a výstup třetího hredle NAND propojen o čitečím vstupom prvního desítkového čítačo děliče kmitočtů a výstup čtvrtého bitu tohoto čítače je propojen s čítečím vstupem druhého desítkového čítače první dekády. Výstup čtvrtého bitu tohoto druhého desítkového čítačo první dekády je propojen s čítaeím vstupem třetího desítkového čítače druhé dekády, kdo čtyřbitový výatup druhého desítkového čítače první dekády je propojen se čtyřbitevýa vstupem prvního dekodéru z kódu BCD ne jeden z deseti a čtyřbitový výstup třetího desítkového čítače druhé dekády je propojen oo čtyřbitevýa vstupem druhého dekodéru z kídu BCD na jeden z deseti. Výstupy pre desítková Čísle nula až devět prvního dokodéru z kódu BCD ne jeden z doseti jaeu přes invertory propojeny a pájecími bědy programe- , vaclho pole desítek. Vstupní svorky pracovního kontaktu a klidového kontaktu nulovacíhe tlačítka jsou uzemněny. Výstupní svorka pracovního kontaktu je přepojena se vsasevaelm vstupem tverevecíhe obvodu a výstupní svorka klidového kontaktu je propojena a nulovacím vstupem tvsrovacího obvodu. Negovaný výstup tvarovacího obvodu je propojen se vstupem prvního hradla NAND a vstupní svorky pracovního kontaktu startovacího tlačítka a klidového kontaktu startovacího tlačítka jsou uzemněny. Výstupní svorka pracovního kontaktu tlačítka ctart” je propojena se veaeevacím vstupem tverevecíhe ebvedu a výstupní svorka klidového kentaktu je propojena a nulovacím vstupem tverevecíhe obvodu. Negovaný výstup tvarevacího obvodu je propojen jednak se vsazovacím vstupem vstupní paměti R-S a jednak se vsazovacím vstupem výstupní paměti R-S. Vstupní svorky pracovního kontaktu a klidového kontaktu stop - tlačítka jsou uzemněny, přičemž výstupní svorka pracovního kontaktu stop - tlačítka je propojena se vsazovacím vstupem tvaroveciho obvodu. Výstupní svorka klidového kontaktu stop - tlačítka je propojena s nulovacím vstupem tvarovacího obvodu, jehož negovaný výstup je propojen s druhým nulovacím vstupem vstupní paměti R-S. Vstup čtvrtého hradla NAND je propojen s pátým pájecím bodem programovacího pole jednotek a vstup čtvrtého hradla NAND je propojen s Šestým pájecím bodem programovacího pole desítek. Výstup čtvrtého hradla NAND je prepejen jednak a druhým nulevaclm vstupem druhé výstupní paměti K-S a jednak se vstupem prvního hradle NAND, kde přímý výstup druhé výstupní paměti R-S je přes první ksncevý stupeň prepejen se začátkem vinutí cívky relé první pracovní operace a konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup pátého hradle NAND je propojen se čtvrtým pájecím bodem programovacího pole jednotek a vstup pátého hradle NAND je propojen s prvním pájecím bodem programovacího pele deeítek. Výstup pátého hradle NAND je propojen se vsazovacím vstupem třetí výstupní peměti K - S a vstup Šestého hradle NAND je propojen s třetím pájecím bodem programovacího pole jednotek a vstup Sestéhs hradle NAND je propojen se Šestým pájecím bodemThese disadvantages of the prior art are eliminated by connecting the universal control unit for metallurgical machines according to the invention, which is based on the fact that it consists of a diversion circuit whose first vatup is connected by a logic power supply and the second input is earthed. The first NAND gate whose output is connected to the input of the second MAND gate and the resetting inputs of the first decimal counter, longer the second decimal counter of the first decade and the third decimal counter of the second decade. The output of the second NAND gate is interconnected with all the first resetting inputs of the K-S output memories and secondly with the first resetting input of the K-S input memory, whose direct output is coupled to the blocking input of the third NAND gate. The pulse generator output is coupled to the second input of the third NAND gate, and the output of the third hredle NAND is connected to the read input of the first decimal counter of the frequency divider, and the output of the fourth bit of this counter is coupled to the read input of the second decimal counter of the first decade. The output of the fourth bit of the second decimal counter of the first decade is coupled to the counting input of the third decimal counter of the second decade, who four-bit output of the second decimal counter of the first decade is connected to the 4-bit input of the first decoder from BCD not one in ten. it is connected by a four-channel input of a second decoder from BCD to one in ten. Decimal outputs Numbers from zero to nine of the first encoder from the BCD code not one of ten jaeu connected via inverters and solder runs to the program field, tens vac field. The input terminals of the work contact and the idle contact of the reset button are grounded. The output contact of the working contact is connected to the input of the opening circuit and the output terminal of the idle contact is connected to the reset input of the squeegee circuit. The negative output of the forming circuit is coupled to the input of the first NAND gate and the input terminals of the start button operating contact and the start button idle contact are grounded. The output terminal of the operating contact of the ctart ”button is connected to the opening input of the three-way circuit and the output terminal of the quiescent kentact is connected to the reset input of the three-circuit circuit. The negated shaping circuit output is connected both to the input input of the R-S input memory and to the input input of the R-S output memory. The input terminals of the work contact and of the stop-button contact are grounded, the output terminal of the stop-contact of the push-button being connected to the insertion input of the forming circuit. The stop terminal output contact terminal is connected to the reset input of the forming circuit, whose negated output is connected to the second reset input of the R-S input memory. The input of the fourth NAND gate is connected to the fifth soldering point of the programming field of the units and the input of the fourth NAND gate is connected to the Sixth soldering point of the programming field of tens. The output of the fourth NAND gate is interconnected by the second and second inputs of the second output memory KS and second input of the first NAND gate where the direct output of the second output RS is interconnected via the first stage to the start of the first coil winding and the coil winding is connected to the source. The input of the fifth NAND gate is connected to the fourth soldering point of the programming field of the units and the input of the fifth NAND gate is connected to the first soldering point of the detector programming pellet. The output of the fifth NAND gate is connected to the input input of the third output memory K - S and the input of the Sixth NAND gate is connected to the third soldering point of the programming field of the units and the NAND sixth gate input is connected to the Sixth soldering point

23«é57 programovacího pole desítek. Výstup Šestého hradla NAND je propojen β druhým nulovacím vstupe· třetí výstupní paměti X - S, jejíž přímý výstup je pře» druhý koncový atupen přepojen ee začátkem vinutí cívky relé druhé precevní operace. Konec vinutí cívky tohoto relé je připojen ke sdreji. Vstup eedaého hradla NAND je propojen e pátým pájecím beden programovacího pole jednotek a vstup sedmého hradle NAND je propojen s první· péjecía bodem programovacího pole desítek. Výstup aedmého hradle NAND je propojen se veacevecím vstupem Stvrté výstupní paměti X - S a v*tup osmého hradla NAND je propojen e osmým péjecía bodem programovacího pole jednotek a vstup eeaé}£ hradla NAND je propojen e pátým péjecía bodem programovacího pole desítek. Výstup osmého hradla NAND je propojen s druhým nulovacía vstupem Stvrté výstupní pemétl X - S, jejíž přímý výstup je přes třetí kencevý stupeň propojen se začátkem vinutí cívky relé třetí precevní operace, přičemž konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup devátého hradle NAND je propojen s osmým péjecía bodem programovacího pele jednotek e vstup devátého hradle NAND jo propojen s prvním péjecía bodem programovacího pele desítek. Výstup dovátého hradle NAND je propojen se vsezovacím vstupem páté výstupní paměti X - S, kde dále vstup desátého hredle NAND je propojen s devátým pájecím bodem programovacího pole jednotek a vstup desátého hradle NAND je propojen e pájecím bodem programovacího polo desítek. Výstup desátého hradle NAND je propojen e druhým nulovacía vstupem páté výstupní paměti R - S, jejíž přímý výstup je přes čtvrtý koncový stupeň propojen se začátkem vinutí cívky relé čtvrté pracovní operace. Konec vinuti cívky tohoto relé je připojen ke zdroji.23 «é57 tens programming field. The output of the NAND Sixth Gate is connected by a β second reset input · a third output memory X - S, whose direct output is the second end atupen switched ee at the beginning of the coil winding of the second precision operation relay. The coil winding end of this relay is connected to the spray. The NED eede's gate input is connected to the fifth soldering crates of the programming field of the units and the 7th NAND gate input is connected to the first fitting point of the tens programming field. The output of the seventh NAND gate is coupled to the input input of the Fourth Output Memory X-S and the input of the eighth NAND gate is connected to the eighth point of the programming field of the units and the input of the NAND gate is connected to the fifth point of the programming field of tens. The output of the eighth NAND gate is coupled to the second reset input of the Fourth Outlet X-S, the direct output of which is connected via the third stage to the start of the coil winding of the third precision operation, the end of the coil winding of the relay being connected to the source. The entry of the ninth gate NAND is connected to the eighth fitting point of the programming pellet of the units e the entry of the ninth gate NAND joins the first fitting point of the programming pens of the tens. The output of the ninth gate NAND is connected to the input input of the fifth output memory X-S, where further the input of the tenth NAND hredle is connected to the ninth soldering point of the programming unit and the input of the tenth NAND gate is connected to the soldering point of the programming tens. The output of the tenth gate NAND is connected by a second reset input of the fifth output memory R-S, whose direct output is connected via the fourth output stage to the start of the coil winding of the relay of the fourth operation. The coil winding end of this relay is connected to the power supply.

Vstup jedenáctého hradla NAND je propojen s třetím péjecía bodem programovacího pole jednotek a vstup jedenáctého hradla NAND jo propojen s druhým pájecím bodem programovacího pole desítek. Výstup jedenáctého hredle NAND je propojen ao vsasovecím vstupem ěesté výstupní paměti X - S, kdo vstup dvanáctého hradle XAMD je propojen a prvním péjecía bodem programovacího polo jednotek a vstup dvanáctého hradle NAND jo propojen so čtvrtým pájecím bodám programovacího pole desítek. Výstup dvanáctého hredle NAND je propojen jednak s druhým nulovacía vstupem ěesté výstupní paměti X - S a dále se vsazevacía vstupem sedmé výstupní paměti X - S. Přímý výstup této ěoeté výstupní paměti X - S jo přes pátý koncový stupeň propojen ee začátkem vinutí cívky relé páté pracovní operace a konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup třináctého hradla NAXD je připojen k devátému pájecímu bodu programovacího pole jednotek e vstup třináctého hradla NAND je připojen ke čtvrtému pájecímu bodu programovacího pole desítek, přičemž výstup třináctého hredle NAXD je prepejen jednak s druhým nulovací· vstupem sedmé výstupní paměti X - S a dálo ee vsazevacía vstupem osmé výstupní peměti X - S. Přímý výstup této sedmé výstupní paměti X - S je přes ěestý koncový stupeň prepejen ee začátkem vinutí cívky relé ěesté pracovní operace e konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup čtrnáctého hredle NAND je připojen ke třetímu pájecímu bodu programovacího polo jednotek e vstup čtrnáctého hredle NAND je připojen k pátému pájecímu programovacího polo dosltek. Výstup čtrnáctého hradle NAND jo propojen s druhým nulovacía vstupom osmé výstupní paměti X - S, jejíž přímý výstup je přes sedmý koncový stupeň propojen ee začátkem vinutí cívky relé sedmé precevní operace a konec vinutí cívky tohoto relé je připojen ke zdroji. Vstup patnáctého hradla NAND je prepejen ee čtvrtým pájecím bodem programovacího pele jednotek e vstup patnáctého hradla NAND je propojen e pátým pájecím bodem programovacího polo desítek. Výstup patnáctého hradla NAND je propojen se vsazevacía vstupom deváté výstupní paměti X - S a vstup Sesnáctého l^rsdla NAND je prepejen e pátým pájecí abedea pragraaevacíhopolo jednotek a vstup Šestnáctého hradla NAND je propojen s pátým pájecím bodem programovacího pole desítek. Výstup Šestnáctého hredle NAND je propojen s druhým nulovacím vstupem deváté výstupní paměti X - S, jejíž přímý výstup je přes osmý koncový stupeň propojen se zečátkea vinutí cívky relé osmé pracovní operace a konec vinutí cívky tohoto relé je připojen ke zdroji.The 11th NAND gate input is coupled to the third fusion point of the programming field of the units, and the 11th NAND gate input is coupled to the second soldering point of the tens programming field. The output of the eleventh NAND hredle is connected and the input of the 6th output memory X-S, who input the 12th gate of XAMD is connected and the first fitting point of the programming half units and the input of the 12th gate NAND are connected to the fourth solder points of the tens programming field. The output of the 12th hredle NAND is connected to the second reset input of the sixth output memory X - S and to the input of the seventh output memory X - S. The direct output of this 10th output memory X - S is connected via the fifth output stage. operation and the coil winding end of this relay is connected to the power supply. The thirteenth NAXD gate input is connected to the ninth soldering point of the programming field of the e units. The thirteenth NAND gate input is connected to the fourth tithing soldering point of the tenth programming field, the output of the thirteenth NAXD hredle is connected to the second zeroing input. The direct output of the seventh output memory X-S is switched via the sixth output stage to the start of the coil winding of the sixth operation e the end of the coil winding of this relay is connected to the power supply. The 14th NAND input is connected to a third soldering point of the programming semi-units. The 14th NAND input is connected to a fifth soldering programming half-strand. The output of the fourteenth NAND gate is coupled to the second reset input of the eighth output memory X-S, the direct output of which is connected via the seventh output stage to the start of the coil winding of the seventh precision operation relay and the end of the coil winding of the relay is connected to the power supply. The input of the 15th NAND gate is connected to the fourth soldering point of the programming pellet of the units. The input of the 15th NAND gate is connected to the fifth soldering point of the programming tens. The output of the 15th NAND gate is coupled to the input and input of the ninth output memory X-S, and the input of the 15th NAND gate is interconnected with the fifth soldering abedea of the pragraaevation units, and the 16th NAND gate input is connected to the The output of the 16th hredle NAND is coupled to the second reset input of the ninth output memory X-S, the direct output of which is connected via the eighth output stage to the coil start and coil winding of the eighth operation, and the coil winding end of the relay is connected.

Výhodou zapojení podle vynálezu jo možnost odstranění věech mechanických spínacích prvků z těžkého hutního provozu, čímž eo dosáhne snížení poruchovosti. Dalěí jeho výhodou jo snížení vlastní potřeby elektrické energie a snížená potřeba montážního prostoru. Znečnou jeho výhodou je jeho universálnost umožňující použití pro různé stroje a jednoduché naprogramování pracovního cyklu, taká poměrně nízká pořizovací cena zařízení a to, že nevyžaduje žádné údržby.The advantage of the circuitry according to the invention is that it is possible to remove all mechanical switching elements from heavy metallurgical operation, thereby reducing the failure rate. Another advantage is the reduction of the electric power consumption and the reduced installation space. Its great advantage is its versatility, allowing it to be used for various machines and simple programming of the duty cycle, such a relatively low purchase price of the device and that it requires no maintenance.

238657 4238657 4

Ne výkresech je znázorněno acháme příkladného provedení zapojení podle vynálezu β konkrétním naprogramováním precovního cyklu podle příkledného požadovaného časového diagramu.The drawings illustrate an exemplary embodiment of a circuit according to the invention β by specifically programming a precision cycle according to an exemplary desired timing diagram.

Ne obr. 1 je schematicky zekreslene jeho jedne část e ne obr. 2, 3, 4 jsou zakreslena blokové schemete jeho následujících Sástí, propojených vodiSi, označenými symboly Al ež'Cl.FIG. 1 is a schematic illustration of one part thereof; and FIGS. 2, 3, 4 are a block diagram of its following conductor interconnected parts indicated by the symbols A1 and C1.

Zapojeni podle vynálezu sestává z derivačního obvodu j. nastavení paměti během zapnutí zdrojů, jehož první vstup a je propojen ee zdrojem +U, pro napájení logiky a druhý vstup & je uzemněn. Výstup a derivečního obvodu i nestavení pamětí během zapnutí zdnjů je propojen jednak se vstupem druhéha hradla 13 NAND.e současně s nulovacími vstupy x.-aa. ^BU desítkových čítačů 16. 17 a 12· Výstup druhého hradla 13 NAND je pak propojen současně s prvními nulovacími vstupy bp. ce. co. cz. dl, dm. dl· £b> ^ak výstupních pamětí ££, <7. 52. 57. 62.The circuit according to the invention consists of a differentiating circuit i, the memory setting during power up, whose first input a is interconnected by the source + U, to supply the logic and the second input & is grounded. Output and derivative circuit as well as memory setting during power up is connected both to input of second gate 13 NAND.e simultaneously with reset inputs x.-aa. ^{BU of} decimal counters 16. 17 and 12 · The output of the second gate 13 NAND is then connected simultaneously with the first reset inputs bp. ce. what. cz. dl, dm. dl · £ b> ^and output memories ££, <7. 57.

66. 70 a 75 B - S β jprvním nulovacím vstupem ek vstupní paměti 14 R - S. Negovaný výstup £ tvarovacího obvodu £ /klopný obvod B - S sestavený z hradel NAND/, je propojen se vstupem a prvního hradle 12 NAND. Vsezovecí vstup d tvarovacího obvodu £ je přes pracovní kontakt £ nulovacího tlačítka uzemněn a nulovací vstup £ tvarovacího obvodu £ je přes klidový kontakt 2 nulovacího tlačítka uzemněn. Negovaný výstup 1 tvarovacího obvodu X, /klopný obvod R - S sestavený z hradel NAND/, je propojen jednak se vsazovacía vstupem a vstupní paměti 14 R - S a déle se vsezovecím vstupem bo druhé výstupní paměti 41 R - á. Vsazovacl vstup g tvarovacího obvodu X je přes^jrecovní kontakt í. startovacího tlačítka uzemněn e nulovací vstup b tvarovacího obvodu X je přes klidový kontakt £ startovacího tlačítka uzemněn. Negovaný výstup 1 tvarovacího obvodu 10 /klopný obvod R - S sestavený z hradel NAND/ je propojen s druhým nulovacím vstupem £ vstupní paměti 14 R - S. Vsazovacl vstup i tvarovacího obvodu 10de přes pracovní kontakt g. stop-tlačítka uzemněn a nulevacl vstup £ tvarovacího obvodu 1.0, je přes klidový kontakt 2 stop-tlačítka .uzemněn. Přímý výstup £ vstupní paměti 14, R - S je propojen se vstupem 1 třetího hradla 15 NAND. Výstup generátoru jí impulsu /ANO sestávej z hradel NAND/ je propojen se vstupem a třetího hradla 15 NAND. Výstup χ třetího hradle 15 NAND je propojen s čítacim vstupem χ prvního desítkového čítače děliče kmitočtu. Výstup čtvrtého bitu χ prvního desítkového čítače !§, děliče kmitočtu je propojen s čítacim vstupem χ druhého desítkového čítače 17 první dekády. Výstupy čtyřbitového výstupního bitu /n1fbj.u/ eb. bc. ad a aa druhého desítkového čítače XX první dekády jsou propojeny se vstupy af. ag, sh β sl čtyřbitového vstupu prvního dekodéru Ift z kódu BCD ne jeden z deseti, přičemž výstup čtvrtého bltu ae druhého desítkového čítače 17 první dekády je zároveň propojen s čítači· vstupem at třetího desítkového čítače 17 první dekády je zároveň propojen s čítecín vstupem at třetího desítkového čítače 12 druhá dekády. Výstupy gj až ££ pro desítková čísla nula až devět prvního dekodéru 18 z kódu BCD na jedna z deseti jeou přes inventory 21 až 30 propojeny s pájecími body OK až 9Z programovacího pole 78 jednotek. Výstupy čtyřbitového výstupního bitu /niblu/ av. gg, ax e ax třetího desítkového čítače 12 druhá dekády jeou propojeny s čtyřbitovýa vstupem ba. bb. bc a bd '·-druhého dekodéru 20 z kódu BCD na jedne z deseti. Výstupy ač hn pro desítková čísla nula až devět druhého dekodéru 2¾ z kódu BCD na jeden z deseti jsou přes invertory 31 až £2 propojeny s pájecími body ££ až ££ programovacího pole 79 desítek. Vstup ba. čtvrtého hradla 44 NAND je propojen s pátým pájecím bodem 47 programovacího pole 78 jednotek. Vetup bt čtvrtého hradla <4 NAND je propojen se ěestým pájecím bodem FF programovacího pole 79 desítek. Výstup bu čtvrtého hradla ££ NAND je propojen jednak s druhým nulovacím vstupem hn druhé výstupní paměti £1 R - S a současně se vstupem £ prvního hradle 12 NAND. Přímý výstup br druhé výstupní paměti £1 R - S je přes první koncový stupeň £2 propojen se zečátkea vinutí cívky relé £2 první pracovní operace a konec vinutí cívky tohoto relé 43 je propojen se zdrojem +04. Vstup bv pátého hradle £5, je propojen se čtvrtým pájecím bodem 3Z programovacího póle 24jednotek a vstup tot pátého hradle 45 NAND je propojen s prvním pájecím bodem AA programovacího pole 22 desítek. Výstup kz pátého hradle £2 NAND je propojen se vsazovacía vtupea $£ třetí výstupní paměti £2 R - S, jejíž přímý výstup cz je přes druhý koncový stupeň £4 propojen se zečátkea vinutí cívky relé 49 druhé pracovní operace. Konec vinutí cívky tohoto relé £2 je propojen se zdrojem +Ug Vstup gg ěestého hradla ££ NAND je propojen se třetím pájecím bodem 21l programovacího pole66. 70 and 75 B - With the first resetting input e of the input memory 14 R - S. The negated output 4 of the forming circuit 8 (flip-flop B - S composed of NAND gates) is coupled to the input and the first NAND gates 12. The input input d of the shaping circuit 4 is grounded via the reset contact 4 of the reset button and the reset input 4 of the shaping circuit 4 is grounded via the normally closed contact 2 of the reset button. The negated output 1 of the shaping circuit X, (a flip-flop R-S composed of NAND gates), is coupled to the input input and the input memory 14 R-S and longer to the input input or the second output memory 41 R-α. The feed inlet g of the shaping circuit X is through the contact 1. the starter button grounded e the reset input b of the shaping circuit X is earthed via the idle contact 8 of the starter button. The negated output 1 of the shaping circuit 10 (flip-flop R - S made of NAND gates) is connected to the second reset input 8 of the input memory 14 R - S. The input input i of the shaping circuit 10de is grounded via the work contact g. of the molding circuit 1.0, is grounded via the stop contact 2 of the stop button. The direct output 8 of the input memory 14, R-S is coupled to the input 1 of the third gate 15 NAND. The output of its pulse generator (YES consisting of NAND gates) is connected to the input and third gate 15 NAND. The output χ of the third gate 15 NAND is coupled to the count input χ of the first decimal counter of the frequency divider. The output of the fourth bit χ of the first decimal counter 10, the frequency divider is coupled to the counter input χ of the second decimal counter 17 of the first decade. Outputs the four-bit output bit /n1fbj.u/ eb. Bc. ad a and aa of the second decimal counter XX of the first decade are connected to inputs af. ag, sh β sl of the four-bit input of the first decoder Ift from the BCD code not one of ten, where the output of the fourth blt ae of the second decimal counter 17 of the first decade is simultaneously connected to the counters. the third decimal counter 12 of the second decade. Outputs gj to £ for decimal numbers zero to nine of the first decoder 18 from the BCD code to one of ten are coupled to the solder points OK to 9 of the 78 unit programming field via inventory 21-30. Outputs of four bit output bit / nibl / av. gg, ax e ax of the third decimal counter 12 of the second decade are coupled to the four-bit input ba. bb. bc and bd 'of the second decoder 20 from the BCD code to one in ten. The outputs, although for decimal numbers zero to nine of the second 2¾ decoder, from the BCD code to one in ten, are connected via inverters 31 to £ 2 to the solder points ££ to ££ of the programming field of 79 tens. Input ba. The fourth NAND gate 44 is coupled to the fifth soldering point 47 of the programming unit 78 units. The fourth gate bt <4 NAND is coupled to the sixth soldering point FF of the 79 tens array. The output b4 of the fourth NAND gate is coupled both to the second reset input h1 of the second output memory R1S and simultaneously to the input N1 of the first NAND gate 12. The direct output br of the second output memory R 1 S is connected via the first output stage P 2 to the start and coil windings of the relay of the first operation and the end of the coil winding of this relay 43 is connected to the source +04. The input b in the fifth gate 50 is coupled to the fourth soldering point 3Z of the programming pole 24units and the input tot of the fifth gate 45 NAND is coupled to the first soldering point AA of the programming field 22 of the tens. The output kz of the fifth gate NAND 2 is connected to the insertion inlet 3 of the third output memory R 2 -S, whose direct output cz is connected via the second output stage 64 to the start and coil windings of the relay 49 of the second operation. The end of the coil winding of this relay £ 2 is connected to the power supply + Ug The sixth gate input gg £ NAND is connected to the third soldering point 21l of the programming field

Jednotek b vstup cb šestého hradle 46 NAND je propojen se šestým pájecím bodem FF programovecího pole 79 desítek. Výstup cc šestého hradle 46 NAND je propojen s druhým nulovacím vstupem cf třetí výstupní paměti 42 R · S. Vstup ch sedmého hradla 50 NAND je propojen s pátým pájecím bodem 42 programovacího pole 78 jednotek a vstup ci sedmého hradla 50 NAND je propojen s prvním pájecím bodem AA programovacího pole 79 desítek. Výstup cd sedmého hradla 50 NAND je propojen s vsazovacím vstupem cn čtvrté výstupní paměti 52 R - S, jejíž přímý výstup cg je přes třetí koncový stupeň 53 propojen se začátkem vinutí cívky relé 54 třetí pRaeovní operace. Konec vinutí cívky tohoto relé 54 je propojen se zdrojem +U_g. Vstup ck osmého hradla 51 NAND Je propojen s osmým pájecím bodem 7Z programovacího pole 78 jednotek a vstup osmého hradla Si ^ND je propojen s pátým pájecím bodem gg programovacího pole desítek. Výstup cm osmého hradla 5’ NAND Je propojen s druhým nulovacím vstupem cp čtvrté výstupní paměti 52 R - S. Vstup cr devátého hradla 55 NAND je propojen s osmým pájecím bodem. 7Z programovacího pole 78 Jednotek a vstup cs devátého hnedle 55 NAND je propojen s prvním pájecím bodem Až programovacího pole 79 desítek. Výstup ct devátého hrádla 55 NAND je propojen s vsazovacím vstupem cx páté výstupní paměti 57 R - S, jejíž přímý výstup da je propojen přes čtvrtý koncový stupeň 58 se začátkem vinutí cívky relé 59 čtvrté pracovní operace. Konec vinuti cívky tohotc relé Sá J^e propojen se zdrojem +U^, Vstup £□$ desátého / hradla 56 NAND je propojen s devátým pájecím bodem 8Z programovacího pole 78 jednotek a vstup cv desátého hradla 56 NAND je propojen s prvním pájecím bedem programovacího pole 79 desítek. Výstup jw desátého hradla 56 NAND je propojen s druhým nulovacím vstupem cz páté výstupní paměti 57 R - S. V tup db jedenáctého hradla 6£ NAND je propojen s třetím pájecím bodem 2Z programovacího pole 78 jednotek e vstup dc jedenáctého hradle 60 je propojen s druhým pájecí bodem programovacího pole 22 desítek. Výstup dd jedenáctého hradla 22 NAND je propojf i s vsazovae.í.a vstupem dh šesté výstupní paměti 6g R - S, jejíž přímý výstup dk je propojen přes pátý koncový stupeň 63 se začátkem vinutí cívky relé 64 páté pracovní operace. Konec vinutí cívky tohoto relé 64 je propojen se zdrojem +n_g. Vstup de dvanáctého hradla 6j_ NAND je propojen s prvním pájecím bodem 00 programovacího^-pole 78 jednotek a vstup df dvanáctého hradla 61 NAND je propojen se čtvrtým pájecím bodem DD programovacího pole 79 desítek. Výstup dm dvanáctého hradla 6l NAND je současně propojen s druhým nulovacím vstupem dd šesté výstupní paměti 62 R-S a se vsazovacím vstupem dl sedmé výstupní paměti »6 t - S, Jejíž přímý výstup do je přes šestý koncový stupeň 67 propojen se začátkem vinutí cívky relé 68 šesté pracovní operace. Konec vinutí cívky tohoto relé 68 je propojen se zdrojem +U_g. Vstup db třináctého hradla 65 NAND je propojen s devátým pájecím bodem 8Z programovacího pole 78 Jednotek a vstup dg třináctého hradla 65 NAND je propojen se čtvrtým pájecím bodem DD programovacího pole 79 desítek. Výstup dr třináctého hradla 65 NAND je současná propojen s druhým nulovacím vstupem dn sedmé výstupní peměti 22 R - S f ie vsazovacím vstupem áh osmé výstupní paměti 22 R-S, jejíž přímý výstup dr je přes sedmý koncový stupeň 71 propojen se začátkem vinutí cívky relé 72 sedmé pracovní operace. Konec vinutí cívky tohoto relé 72 je propojen se zdrojem +U_g. Vstup dx čtrnáctého hradle 69 NAND je popojen se třetím pájecím bodem 2Z programovacího pole 78 jednotek a vstup dv čtrnáctého hradla 69 NAND je propojen s pátým pájecím bodem EE programovacího pole 79 desítek. Výstup dž čtrnáctého hradla 69 NAND je propojen s druhým nulovacím vstupem du osmé výstupní paměti 70 R - S.Unit b input cb of the sixth gate NAND 46 is coupled to the sixth soldering point FF of the programming field 79 of the tens. The output Nc of the sixth gate NAND 46 is coupled to the second reset input cf of the third output memory 42 R · S. The input of the seventh gate 50 NAND is connected to the fifth soldering point 42 of the programming unit 78 and the input or the seventh gate 50 NAND is connected to the first solder. point AA of the programming field of 79 tens. The output cd of the seventh gate NAND 50 is coupled to the input input cn of the fourth output memory 52 R-S, whose direct output cg is connected via the third output stage 53 to the start of the coil winding of the relay 54 of the third operation. The coil winding end of this relay 54 is coupled to a source + U _g . NAND gate input ck 51 NAND is coupled to the eighth soldering point 7f of the programming unit 78 units and the eighth gate input Si ^ ND is coupled to the fifth soldering point gg of the tens programming field. The 5 cm NAND gate output 5 'NAND is coupled to the second zero input cp of the fourth output memory 52 R - S. The NAND gate input cr 55 is coupled to the eight soldering point. 7From the Programming Unit 78 Units and Input Cn Nine Brown 55 NAND is connected to the first soldering point Up to the Programming field of 79 tens. The output NAND of the ninth shaft 55 NAND is coupled to the input input cx of the fifth output memory 57 R-S, whose direct output da is coupled through the fourth output stage 58 to the start of the coil winding of the relay 59 of the fourth operation. The end of the coil winding tohotc relay J is ^E is connected to a source of + U ^, Input £ □ $ tenth / gate 56 of the NAND is connected to the ninth soldering point 8Z programming field 78 units, and input CV tenth gate 56 of the NAND is connected to the first solder Bedem programming field 79 dozens. The output N of the tenth gate 56 NAND is coupled to the second reset input of the fifth output memory 57 R - S. At the db of the eleven gate 6 £ NAND is coupled to the third soldering point 2Z of the programming field 78 units e input dc to the eleventh gate 60 is coupled to the second solder point of the programming field 22 of tens. The output dd of the 11th NAND gate 22 is coupled to the input and input dh of the sixth output memory 6g R-S, whose direct output dk is coupled through the fifth output stage 63 to the start of the coil winding of the relay 64 of the fifth operation. The coil winding end of this relay 64 is coupled to a source + n _g . De twelfth input NAND gate 6 & apos connected to the first point of the solder programming 00 ^- 78 field units and input df twelfth NAND gate 61 is connected to the fourth soldering point DD programming field 79 dozen. The NAND output dm of the twelfth gate 6l is simultaneously coupled to the second reset input dd of the sixth output RS 62 and to the input input d1 of the seventh output memory »6t - S, whose direct output to is connected via the sixth output stage 67 to the coil winding Sixth operation. The coil winding end of this relay 68 is coupled to a source + U _g . The NAND thrust gate input db 65 is coupled to the ninth soldering point 8Z of the Unit 78 programming field and the NAND thrust gate 65 input dg is coupled to the fourth tens soldering point DD of the 79th programming field. The NAND output dr of the thirteenth gate 65 is simultaneously coupled to the second reset input dn of the seventh output memory 22 R - S as the input input ith of the eighth output memory 22 RS, whose direct output dr is connected via the seventh output stage 71 to the start of the coil winding working operations. The coil winding end of this relay 72 is coupled to a source + U _g . The input dx of the fourteenth gate NAND 69 is coupled to the third soldering point 2 of the programming unit 78 units and the input of the fourteenth gate 69 NAND is coupled to the fifth soldering point EE of the programming field 79 of the tens. The output j of the fourteenth gate 69 NAND is coupled to the second reset input du of the eighth output memory 70 R - S.

Vstup ea patnáctého hradla 73 NAND je propojen se čtvrtým pájecím bodem 3Ž programovacího pole 78 jednotek a vstup eb šestnáctého hradla 73 NAND je propojen s pátým pájecím bodem EE programovacího pole 79 desítek. Výstup ec šestnáctého hradle 73 NAND je propojen se vsazovacím vstupem eg deváté výstupní paměti 75 R - S, jejíž přímý výstup ed je přes osmý koncový stupeň 76 propojen se začátkem vinutí cívky relé 77 osmá pracovní operace. Konec vinutí cívky tohoto relé 77 je propojen se zdrojem +U_g. Vstup ed šestnáctého hradla 74 NAND je propojen s pátým pájecím bodem 4Z. programovacíhopole 22 jednotek a vstup ££ šestnáctého hradle 74 NAND je propojen s pátým pájecím bodem EE programovacího pole 79 desítek. Výstup ef šestnáctého hradla 74 NAND je propojen s druhým nulovacím vstupem ei desáté výstupní paměti 22 R-S. íThe input e 15 of the NAND gate 73 NAND is coupled to the fourth soldering point 3Ž of the programming unit 78 units and the input e of the 16 th gate NAND 73 is connected to the fifth soldering point EE of the programming field of 79 tens. The output ec of the 16th NAND gate 73 is coupled to the input input eg of the ninth output memory 75 R-S, whose direct output ed is connected via the eighth output stage 76 to the start of the coil winding of the relay 77 of the eighth operation. The end of the coil winding of this relay 77 is coupled to a source + U _g . The entry of the ed 16th gate NAND 74 is connected to the fifth soldering point 4Z. the programming unit 22 units and the input £ 16 of the 16th NAND gate 74 is coupled to the fifth soldering point EE of the programming field of 79 tens. The output ef of the 16th gate NAND 74 is coupled to the second reset input ei of the tenth output memory 22 RS. and

Ze provozu během zapnutí zdroje ⁺U_g pro napájeni logiky, pro logiku vznikne na výstupu £. derivačního obvodu 1 nastavení pamětí během zepnutl napájení a změna úrovně LH a tato přivedena ne vstup & prvního hradla 1 i HkKD způsobí, že ne jeho výstupu e vznikne impulsFrom operation during power up ⁺ U _g for logic power supply, for logic it occurs at output £. a differentiating circuit 1 setting the memories during power on and changing the LH level and this brought to the input & first gate 1 i HkKD will cause its output e not to generate a pulse

LHL, jenž se přivádí jednak na vstup druhého hradla U NAND, čímž na jeho výstupu vznikne impuls HLH, jimž ae vsazují do nulového stavu všechny výstupní paměti 41. 42, 22, 57. 62.LHL, which is fed to the input of the second gate U NAND, thereby generating a pulse HLH at its output, which sets all output memories 41, 42, 22, 57. 62 to zero.

a 22. a na vstupní pemět 14, ne jejíž první nulovací vstupy bp. cg. co. c*. di. dm. dt. eh a ek je tento impuls KLK přiveden, je impuls DHL z výstupu £ prvního hredle 12 NAND přiveden na nulovací vstupy g, ££, au prvního desítkového čítače 16 děliče kmitočtů druhého desítkového čítače 17 první dekády a třetího desítkového čítače 19 druhé dekády a tím tuto nuluje. Během zapnutí zdroje +U₁ pro logiku, jsou tudíž vsazeny do nulového stavu viechny desítkové čítače 1 6. 17 a 19 a výstupní paměti S řídicí logiky. Řídicí Impulsy a frekvenci 10 Hz jsou z výstupu generátoru 11 impulsu přivedeny na vstup u třetího hradla 12 NAND, ze kterého neprojdou na jeho výstup χ, jelikož ne druhém vstupu 1 třetího hradla 12 NAND je v tomto klidovém stavu přiveden signál *L z přímého výstupu g vstupní paměti 14 Λ - S. Teprve po stlačení startovacího tlačítka sepne pracovní kontakt 2 a připojí signál L na vsazovecí vstup g tvarovaciho obvodu 2, současně rozpojí klidový kontakt í a odpojí signál L od nulovaclho vstupu 2 tvarovaciho obvodu 2· Jelikož stlačení startovacího tlačítka, je krátkodobé, vznikne na negovaném výstupu 1 tvarovaciho obvodu 2 impuls MLH. Tento se přivádí na vsazovecí vstup a vstupní paměti 14 N - S a tím se tato vsadí a její přímý výstup g přejde do stavu N. Jelikož je přímý výstup g vstupní pemětl 14 propojen s blokovacím vstupem 1 třetího hradla 15 NAND, je i ne tomto signál H a řídicí impulsy se vstupu £ třetího hradla 15 NAND procházejí v negované formě na jeho výstup χ. Odtud jsou přivedeny ne čítači vstup g prvního desítkového čítače 16 děliče kmitočtu jedna ku deseti, čímž se na jeho výstupu čtvrtého bitu χ objeví řídicí impulsy o frekvenci 1 He, nebot nulovací vstup χ má opět úroveň L. Tyto řídicí impulsy o frekvenci i Nz jaou nyní přivedeny na čítači vstup g druhého desítkového číteče 17 první dekády, jenž pracuje v kódu BCD. Jelikgž 1 na jeho nulovacím vstupu aa je opět úroveň L_z je tento čítán vzhůru v cyklech nula až devět, čtyřbitový výstup alt, ac. ad a ae druhého desítkového čítače 17 první dekády je propojen s čtyřbitovým vstupem áf. ag, ah a ai prvního dekodéru 18 z kódu BCD na jedna z deseti, který ee nyní mění v cyklech LLLL až říLLH. Na výstupech al až gg prvního dekodéru 18 z kódu BCD ne jeden z deseti pro desítková čísle nula až devět nyní s frekvencí 1 Nz cyklicky přeatupuje signál L. Jelikož jsou výstupy gj až as tohoto dekodéru 18 propojeny přes invertory 21 zž 12 s pájecími body 0Z až 9Z programovacího pole 78 jednotek, přestupuje ne těchto cyklicky s frekvenci 1 Hz signál H. Výstup ae čtvrtého bitu druhého desítkového čítače 12 první dekády je současně propojen s čítaclm vstupem at třetího desítkového čítače 12 druhé dekády/ jenž pracuje v kódu BCD a je tudíž čítán vždy, když výstup čtvrtého bitu gg druhého desítkového čítače 12^l'první dekády přejde ze stavu H do stavu L, to je po deseti impulsech na čltacím vstupu g druhého desítkového číteče 17 první dekády vzhůru frekvencí 0,1 Nz v cyklech de^et až devadesát, jelikož i jeho Qulovaci vstup au je opět ve stsvu L. Čtyřbitový výstup ax, gg, gg, ax třetího desítkového čítače 19 druhé dekády je propojen se čtyřbitovým vstupem 2a, 22, Í£, JlŮ druhého dekodéru 20 z kódu BCD na jeden z deseti, který se nyní mění v cyklech LLLL až HLLH. Na výstupech be až bn druhého dekodéru 20 z kódu BCD na jeden z deseti pro desítková čísle nule až devět s frekvencí 0,1 Nz cyklicky přestupuje signál L, jelikož jsou výstupyjfcg až bn tohoto dekodéru 20 propojeny přes invertory 31 až 40 s pájecími body ££ až <££ programovacího pole 79 desítek, přestupuje na těchto cyklicky s frekvencí 0,1 Hz signál N. Zároveň se při stlačení startovací tlačítka přivádí signál L z výstupu 1 vstupního tvarovače 2 na vsazovecí vstup bo druhé výstupní paměti 41 H - S. Tím je tato vsazena a její přímý výstup br přejde do stavu H. Tento je přiveden na první vstup koncového stupně 42. čímž se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí na začátek vinutí cívky relé 42 první pracovní operace. Protože ne konci vinutí cívky tohoto relé 41 je připojen zdroj +U_?, toto relé 43 sepne a uvede pomocí svých kontaktů do chodu vnějěí první pracovní cyklus řízeného stroje.and 22. and to input memory 14, not whose first reset inputs bp. cg. what. C*. di. dm. dt. eh and ek, this pulse KLK is applied, the DHL pulse from output N of the first hredle 12 NAND is applied to the reset inputs g, £, and at the first decimal counter 16 the frequency divider of the second decimal counter 17 of the first decade and the third decimal counter 19 of the second decade. this resets. During the switching voltage + U ₁ for logic, they are thus inserted into the null state viechny decimal counters 1 6. 17 and 19 and output buffer control logic. The control pulses and the frequency of 10 Hz are applied to the output of the pulse generator 11 at the NAND third gate 12, from which they do not pass to its χ, since not the second input 1 of the NAND third gate 12 receives the * L signal from the direct output. g input memory 14 Λ - S. Only when the start button is pressed, the work contact 2 closes and connects the signal L to the input input g of the forming circuit 2, at the same time disconnects the idle contact i and disconnects the signal L from the reset input 2 of the forming circuit 2. is short-term, an MLH pulse is generated at the negated output 1 of the forming circuit 2. This is fed to the input input and the input memory 14 N - S, and thus the input is input and its direct output g goes to the state N. Since the direct output g of the input relay 14 is coupled to the blocking input 1 of the third gate 15 NAND, the signal H and the control pulses pass in the negated form to the output N of the NAND 15 at its output χ. From here, the counter input g of the first decimal counter 16 of the frequency divider 1 is brought to one, thereby giving control signals of 1 He at the output of the fourth bit χ, since the reset input χ is again at level L. These control pulses of frequency i Nz are are now applied to the counter input g of the second decade counter 17 of the first decade, which operates in the BCD code. Since 1 on its reset input aa is again the level of L _z , this is counted upward in cycles of zero to nine, a four-bit output alt, ac. ad a ae of the second decade counter 17 of the first decade is coupled to a four-bit input αf. ag, ah and ai of the first decoder 18 from the BCD code to one in ten, which ee now changes in cycles LLLL to IIIH. At outputs a1 to gg of the first decoder 18 of the BCD code, no one in ten for decimal numbers zero to nine now cycles through the signal L at 1 Nz. Since the outputs gj to a of this decoder 18 are connected via inverters 21 to 12 with solder points 0Z The output ae of the fourth bit of the second decimal counter 12 of the first decade is simultaneously coupled to the count input at the third decimal counter 12 of the second decade (which operates in the BCD code) and is therefore is counted every time the output of the fourth bit gg of the second decimal counter 12 ^l 'of the first decade goes from the state H to the state L, i.e. after ten pulses at the counting input g of the second decimal counter 17 up to ninety, as its Qulting input au is again in stsvu L. Four bit output ax, gg, gg, ax of the third ten The second decade counter 19 is coupled to the four-bit input 2a, 22, 15, 16 of the second decoder 20 from the BCD code to one in ten, which now changes in cycles LLLL to HLLH. At the outputs be to bn of the second decoder 20 from the BCD code to one of ten for decimal numbers zero to nine with a frequency of 0.1 Nz cycles the L signal, since the outputs jfcg to bn of this decoder 20 are connected via inverters 31 to 40 with solder points. At the same time, when the start button is pressed, a signal L is applied from the output 1 of the input shaper 2 to the input input b of the second output memory 41H-S. This is set and its direct output br goes to state H. This is applied to the first input of the output stage 42, whereby a potential of zero volts appears at its output, which is applied to the start of the coil winding of the relay 42 of the first operation. Because the + U source is connected at the end of the coil winding of this relay 41 _? , this relay 43 closes and actuates the external operation cycle of the machine to be controlled via its contacts.

DalSÍ popis i příkladné připojení programovacího pole 78 jednotek a programovacího pole 79 desítek platí pro konkrétní požadovaný časový harmonogram řízeného stroj^.The following description and exemplary connection of the programming unit 78 and the programming field 79 of the tens apply to the particular desired time schedule of the machine to be controlled.

Různé časové harmonogramy pro řízení různých strojů lze pak jednoduchým způsobem dosáhnout různým zapojením programovacího pole 78 jednotek a programovacího pole 79 desítek. Jelikož vstup bv pátého hradla 45 NAND je připojen ke čtvrtému pájecímu bodu 3Z programovacího pole 7» jednotek a vstup bw pátého hradla 45 NAND je připojen k prvnímu pájecímu bodu AA programovacího pole 79 desítek, objeví se ne obou těchto vstupech signál H po třech sekundách od započetí prvníhjj pracovního cyklu. Tím přejde výstup Juj pátého hradla 45 NAND do stavu L, jenž je přiveden ne vsazovecí vstup cd třetí výstupní paměti 47 Λ - Š a tuto vsadí. Přímý výstup cg této paměti 47 R - S tímto přejde do stavu H, jenž je přiveden na vstup druhého koncového stupně 48. Tím se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí na začátek vinutí cívky relé 49 druhé pracovní operace. Protože na konci vinutí cívky tohoto relé 49 je připojen zdroj +U₂, toto relé 49 sepne a uvede svými kontakty do chodu druhou pracovní operaci. Jelikož vstup eh sedmého hradla 50 NAND je připojen k pátému pájecímu bodu 4Z programovacího pole 78 jednotek a vstup cl sedmého hradla 50 NAND je připojen k prvnímu pájecímu boču AA programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po čtyřech sekundách od započetí prvního pracovního cyklu. Tím přejde výtup cd sedmého hradla 50 NAND do stavu L, jenž je přiveden na vsazovací vstup cn čtvrté výstupní paměti 52 R - S a tuto vsadí. Přímý výstup aa této paměti R - S tímto přejde do stavu H, jenž je přiveden na vstup třetího koncového stupně 53. Tím se na jeho výstupu objt/í potenciál nula voltů, jenž se přivádí ne začátek vinutí cívky relé 54 třetí pracovní operace. Protcít na k^nci vinutí cívky tohoto relé 94 je připojen zdroj *U₂, toto relé 54 sepne e svými kontakty uved·· do chodu třetí pracovní operaci. Jelikož vstup ££ devátého hradle 55 NAND je připojen k osmému pájecímu bodu 7Z programovacího pole 78 jednotek a vstup ca devátého hradle NAND je připojen k prvnímu pájecímu bodu AA programovacího pole 79 desítek, objeví se · obou těchto vstupech signál H po sedmi sekundách od započetí prvního pracovního cyklu. Tím přejde výstup £t devátého hradla 55 NAND do stavu L, jenž je přiveden na vsuzcvscí vstup cx páté výstupn: paměti 57 R - S a tuto vsadí. Přímý výstup da táto paměti R - s tímto přejde do stavu H, jenž je přiveden na vstup čtvrtého koncového stupně Tím se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí ne začátek vinutí cívky relé 59 čtvrté pracovní operace. Protože vstup cu desátého hradla 56 NAND je připojen k devátému pájecímu bodu 8Z programovacího pole 78 jednotek a vstup cv desátého hradla 56 NAND je při] ojen k prvnímu pájecímu bodu AA programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po osmi sekundách od započetí prvního pracovního cyklu. Tím se přejde výstup cw desátého hradle 56 NAND do stavu L, jenž je přiveden na druhý nulovací vstup cz páté výstupní paměti 57 R - 3 a tuto nuluje. Přímý výstup da této paměti 57 R - S tímti přejde do stavu L, čímž se na výstupu čtvrtého koncového stupně 58 objeví kladný potenciál zdroje +U₂, což má za následek odpadnutí relé 59 čtvrté pracovní operace a její ukončení. Protože vstup db jedenáctého hradle 60 NAND je připojen k třetímu pájecímu bodu 2Z programovacího pole 78 jednotek a vstup dc jedenáctého hradla 60 NAND je připojen k druhému pájecímu bodu BB programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po dvanácti sekundách od započetí prvního pracovního cyklu.Different time schedules for controlling different machines can then be achieved in a simple way by differently connecting the programming unit 78 units and the programming field 79 tens. Since the NAND input at the fifth gate 45 of the NAND is connected to the fourth soldering point 3 of the programming field 7, and the NAND input of the fifth gate 45 of the NAND is coupled to the first soldering point AA of the programming field of 79 tens. starting the first cycle of the cycle. Thus, the output Juj of the fifth NAND gate 45 goes to the L state, which is applied to the input input cd of the third output memory 47 Λ -S and inserts this. The direct output cg of this memory 47 R-S thus enters the state H, which is applied to the input of the second output stage 48. Thus, a potential of zero volts appears at its output, which is applied to the start of the coil winding of the relay 49 of the second operation. Since a + U ₂ source is connected at the end of the coil winding of this relay 49, this relay 49 closes and actuates the second operation with its contacts. Since the input eh of the seventh gate 50 NAND is connected to the fifth soldering point 4Z of the programming unit 78 and the input cl of the seventh gate 50 NAND is connected to the first solder side AA of the programming field 79, the H signal appears on both these inputs after four seconds. the first duty cycle. In this way, the output of cd of the seventh NAND gate 50 goes to state L, which is applied to the input input cn of the fourth output memory 52 R-S and inserts this. The direct output a of this memory R - S thus enters the state H, which is applied to the input of the third output stage 53. This generates a potential of zero volts at its output, which is applied to the start of the coil winding. Protcít on the NCI-winding of the coil of relay 94 is connected to the source U * _2, the relay 54 closes its contact e Indicate ·· into operation the third operation. Since the NAND gate input 55 of the NAND gate 55 is connected to the eighth soldering point 7 of the 78 unit programming field and the NAND gate input ca is connected to the first soldering point AA of the tens of the 79 programming field, both of these inputs will receive a H signal after seven seconds. the first duty cycle. Thus, output N of the ninth gate 55 NAND goes to state L, which is applied to input input cx of the fifth output memory 57 R-S and inserts this. The direct output d and this memory R - s then goes to state H, which is applied to the input of the fourth output stage. This will show a potential of zero volts at its output, which is not fed to the start of the coil winding. Since the input of tenth gate 56 of the NAND is connected to the ninth soldering point 8 of the programming unit 78 units and the input c of the tenth gate 56 of the NAND is connected to the first soldering point AA of the programming field 79, the H signal appears on both these inputs after eight seconds from the start of the first working cycle. Thus, the output cw of the tenth gate NAND 56 goes to state L, which is applied to the second reset input cc of the fifth output memory 57 R-3 and resets it. The direct output d of this memory 57 R - S goes to state L, thereby giving a positive source + U ₂ potential at the output of the fourth output stage 58, which results in the failure of the fourth operation relay 59 and its termination. Since the input db of the eleventh gate NAND 60 is connected to the third soldering point 2 of the programming unit 78 units and the input dc of the eleventh gate 60 NAND is connected to the second soldering point BB of the programming field 79, the H signal appears on both these inputs after twelve seconds. the first duty cycle.

Tím přejde výstup dd jedenáctého hradla 60 NAND do stavu,L, jenž je přiveden na vsazovecí vstup dh šesté výstupní paměti 62 R - S a tuto vsadí. Přímý výstup jJJs této paměti 62 R - S tímto přejde do stavu H, jenž je přiveden na vstup pátého koncového stupně 63. Tím se na jeho výstupu objeví potenciál OV nule voltů, jenž se přivádí na začátek vinutí cívky relé 64 páté pracovní operace. Protože na konci vinutí cívky tohoto relé 64 je připojen zdroj +Ug, toto relé 64 sepne a svými kontakty uvede do chodu pátou pracovní operaci. Jelikož vstup de dvanáctého hradla 61 NAND je připojen k prvnímu pájecímu bodu OZ programovacího pole 78 jednotek a vstupí df dvanáctého hradla 61 NAND je připojen ke čtvrtému pájecímu bodu DD programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po třiceti sekundách od započetí první pracovní operace. Tím přejde výstup dg dvanáctého hradla 61 NAND do stavu I jenž je přiveden jednak na druhý nulovací vstup dd šesté výstupní paměti 62 R - S a tuto nuluje. Přímý výstup dk této paměti 62 R - S tím přejde do stevu L, čímž se na výstupu koncového stupně 63 objeví kladný potenciál zdroje +Ug, což má za následek odpadnutí relé 64 páté pracovní operace a její ukončení. Zároveň jeTignál L z výstupu dg dvanáctého hradla 61Thus, the output dd of the eleventh NAND gate 60 goes to the state L, which is applied to the input input dh of the sixth output memory 62 R-S and inserts this. The direct output of this memory 62R-S thus enters a state H, which is applied to the input of the fifth output stage 63. Thus, at its output, a potential of OV of zero volts appears at the start of the coil winding of the relay 64 of the fifth operation. Since the + Ug source is connected at the end of the coil winding of this relay 64, this relay 64 closes and actuates a fifth operation with its contacts. Since the 12th NAND input 61 of the NAND is connected to the first soldering point OZ of the programming unit 78 and the entry df of the 12th NAND 61 the NAND is connected to the fourth soldering point of the DD of the programming field 79, the H signal appears at both these inputs 30 ths. first operation. Thus, the output dg of the twelfth gate 61 of the NAND goes to state I, which is connected to the second reset input dd of the sixth output memory 62 R-S and resets it. The direct output dk of this memory 62 R-S will then pass to the L-mode, thereby generating a positive source potential + Ug at the output of the output stage 63, resulting in the failure of the fifth operation relay 64 and its termination. At the same time, Signal L from output dg of twelfth gate 61

NAND přiveden ne vsszovací vstup dl sedmé výstupní psměti 66 R - S a tuto vsadí* Tím přejde její přímý výetup do atevu H, jenž je přiveden ne vstup Šestého koncového stupně 67. Tím se ns jeho výstupu objeví potenciál nule voltů, jenž se přivádí na zaěátek vinutí relé 68 šesté pracovní operace. Protože ns konci vinutí cívky tohoto relé 68 je připojen zdroj +U_g, toto relé ái sepne e svými kontakty uvede do chodu šestou pracovní operaci. Jelikož vstup ŮE třináctého hradle 65 NAND je připojen k devátému pájecímu bodu 8Z programovacího pole 2S. jednotek e vstup da třináctého hradle 65 NAND je připojen ke čtvrtému pájecímu bodu Dg třináctého hradle 65 NAND, objeví se ns obou těchto vstupech signál H po třiceti osmi sekundách od započetí první pracovní operace. Tím přejde výstup dr třináctého hradle 65 NAND do stavu L, jenž je přiveden jednak ns druhý nulovecí vstup dn sedmé výstupní paměti 66 R - S a tuto nuluje. Přímý výstup do této paměti 66 R - S přejde do stavu L, čímž se na výstupu koncového stupně 67 objeví kladný potenciál zdroje +U_, což má ze následek odpadnutí relé ££ Šestá pracovní operace a její ukončení. Zároveň je signál L z výstupu dr třináctého hradle Ž5. NAND přiveden ns vsazovecí vstup da osmé výstupní paměti 70 R - S a tuto vsadí. Přímý výstup di této paměti 70 R - S tímto přejde do stavu H, jenž je přiveden ns vstup sedmého koncového stupně 71. Tím se ne jeho výstupu objeví potenciál nule voltů, jenž se přivádí ns zečátek vinutí cívky relé 22. sedmé pracovní operace. Protože na konci vinutí cívky tohoto relé 72 je připojen zdroj +U_g, toto relé 72 sepne e svými kontakty uvede do chodu sedmou pracovní operaci. Jelikož vstup dx čtrnáctého hradla 69 NAND je připojen ke třetímu pájecímu bodu 2Z programovacího pole 78 jednotek e vstup dv čtrnáctého hradla 69 NAND je připojen k pátému pájecímu bodu EE programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti dvou sekundách od započetl první pracovní operace. Tím přejde výstup ií čtrnáctého hradla & NAND do stavu L, jenž je přiveden na druhý nulovací vstup dli osmé výstupní psměti 70 R - S a tuto nuluje. Přímý výstup dv této paměti 70 tímto přejde do stsvu L, čímž se ns výstupu sedmého koncového stupně 71 objeví kladný potenciál zdroje +U~, což má ze následek odpadnutí relé 72 sedmá pracovní operace a její ukončení. Protože vstup patnáctého hradle 73 NAND je připojen ke čtvrtému pájecímu bodu ,3Z programovacího pole 2fi jednotek s vstup gfe patnáctého hradle 73 NAND je připojen k pátému pájecímu bodu ££ programovacího pole 22 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti třech sekundách od započetí první pracovní operace. Tím přejde výstup ec patnáctého hradla 2i NAND do stavu L, jenž je přiveden na vsszovací vstup em deváté výstupní paměti 75 M - S a tuto vsezuje. Přímý výstup e.3 této paměti 75 tímto přejde do stavu H, jenž je přiveden na vstup oamého_koncového stupně 76. Tím se na jeho výstupu objeví potenciál nula voltů, jenž se přivádí na začátek vinutí cívky relé 77 osmá pracovní operace. Protože na konci vinu· tí cívky relé 22 jo připojen zdroj +(J_g, toto relé 77 sepne a svými kontakty uvede do Chodu osmou pracovní operaci. Jelikož vstup ed šestnáctého hradle 74 NAND je připojen k pátému pájecímu bodu 4Z programovscihc pole 78 jednotek a vstup ee šestnáctého hradla 74 NAND je připojen k pátému pájecímu bodu EE programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti čtyřech sekundách od započetí první pracovní operace. Tím přejde výstup ef šestnáctého hradle 74 NAND do stavu L, jenž je přiveden ns druhý nulovací vstup ai deváté výstupní psměti 75 R - S s tuto nuluje. Přímý výstup ed této psměti 75 tímto přejde do stavu L, čímž se na výstupu osmého koncového stupně 76 objeví kladný potenciál zdroje +U_g, což má ze následek odpadnutí relé 77 osmé pracovní operace a její ukončení. Jelikož vstup ck osmého hradla 51 NAND je připojen k osmému pájecímu bodu 7Z programovacího pole 2fi jednotek s vstup cl osmého hradle 51 NAND je připojen k pátému pájecímu bodu EE programovacího pole 22 desítek, objeví se na obou těchto vstupech signál H po čtyřiceti sedmi sekundách od zspočetí první pracovní operace. Tím přejde výstup ch osmého hradla 51 NAND do stavu L, jenž je přiveden na druhý nulovací vstup co čtvrté výstupní psměti 22 R - S s tuto nuluje. Přímý výstup cn této psměti 52 R - S tímto přejde do stavu L, čímž se na výstupu třetího koncového stupně 53 objeví kladný potenciál zdroje +U_g, což má za následek odpadnutí relé 24 β třetí pracovní operace a její ukončení. Protpže vstup aa šestého hradle íé. NAND je připojen ke třetímu pájecímu bodu 2Z programovacího pole 78 jednotek a vsti qb šestého hradla £2 NAND je připojen k šestému pájecímu bodu FF programovacího pole 22 desítek, objeví se ns obou těchto vstupech signál H po padesáti dvou sekundách od započetí první pracovní operace. Tím přejde výstup cc šestého hradla 46 NAND do stavu L, jenž je přiveden na druhý nulovací vstup cf třetí výstupní paměti 47 R - S s tuto nuluje. Přímý výstup cg této paměti 47 tímto přejde do stavu L, čímž se na výstupu druhého koncového stupně 48 objeví kladný potenciál zdroje -t-Ug, což ná za následek odpadnutí relé 49 druhé pracovní operace a její ukončení. Protože vstup bs čtvrtého hradla 44 NAND je připojen k pátému pájecímu bodu 4Z programovacího pole 78 jednotek a vstup bt čtvrtého hradla 44 NAND je připojen k šestému pájecímu bodu PF programovacího pole 79 desítek, objeví se na obou těchto vstupech signál H po padesáti čtyřech sekundách po započetí první pracovní operace. Tím přejde výstup bu čtvrtého hradla 44 NAND do stavu L, jenž je přiveden jednak na druhý nulovací vstup bg druhé výstupní paměti 41 R - S a tuto nuluje! Přímý výstup br této paměti 41 R - S tímto přejde do stavu L, čímž se ne výstupu prvního koncového stupně 42 objeví kladný potenciál zdroje +Ug, což má ze následek odpadnutí relé 43 první pracovní operace a její ukončení. Zároveň 3e~přivédí signál L z výstupu bu čtvrtého hredle 44 NAND na vstup B prvního hradla 12 NAND, čímž proběhne stejný děj jako bude popsáno při stlačení nulovacího tlačítka, tj. všech ny desítkové čítače 12 ⁸ 12 jsou nulovány, dále všechny výstupní paměti 4i, 42, 22» 57, 62. 66. 70 a 75 R - S jsou nulovány a vstupní paměl 14 R - S je nulována, čímž její přímý výstup a přejde do stavu L a jelikož je tento přiveden na blokovací vstup J, třetího hradle 12. NAND, nemohou již déle procházet řídicí impulsy generátoru H impulsů se vstupu a třetího hradle 15 NAND na jeho výstup y e tím je celý řídicí obvod ve výchozím postavení a stla— čením startovacího tlačítka lze uvést do Chodu nový automatický cyklus.NAND is applied to input input d1 of the seventh output 66 R-S and bets it * This will pass its direct output to the atevi H, which is fed to the input of Sixth output stage 67. This will provide zero volt potential to its output. the beginning of the relay winding 68 of the sixth operation. Since a + U _g source is connected at the end of the coil winding of this relay 68, this relay ai closes and starts its sixth operation with its contacts. Since the input ŮE of the thirteenth gate NAND 65 is connected to the ninth soldering point 8Z of the programming field 2S. The units N input d and the thirteenth gate NAND 65 is connected to the fourth soldering point Dg of the thirteenth gate NAND 65. At both these inputs, a signal H appears thirty-eight seconds after the start of the first operation. Thus, the output dr of the thirteenth gate NAND 65 goes to state L, which is supplied ns to the second reset input dn of the seventh output memory 66 R-S and resets it. The direct output to this memory 66R-S goes to L, whereupon output of the output stage 67 shows a positive source potential + U_, resulting in the failure of relay 6 and termination of the sixth operation. At the same time, the signal L from the output dr of the thirteenth gate Ž5. NAND is fed to the input input d and the eight output memory 70 R-S and this is input. The direct output di of this memory 70 R-S will then go to state H, which is fed to the input of the seventh output stage 71. This will not produce a zero-volt potential at its output, which is fed to the coil windings. Since a + U _g source is connected at the end of the coil winding of this relay 72, this relay 72 closes and starts its seventh operation with its contacts. Since the input dx of the 14th gate NAND 69 is connected to the third soldering point 2 of the programming field 78 units e the input of the fourteenth gate 69 NAND is connected to the fifth soldering point EE of the programming field 79 of tens, counted the first work operation. Thus, the output of the fourteenth gate & NAND goes to the L state, which is applied to the second reset input in accordance with the eighth output letter 70 R-S and resets it. The direct output d1 of this memory 70 is then switched to state L, whereby the positive potential of the source + U ~ appears at the output of the seventh output stage 71, resulting in the failure of relay 72 and the seventh operation. Because the NAND 15th gate input 73 is connected to the fourth soldering point, 3 from the 2fi programming field 2f with the 15th NAND gate gfe input 73 is connected to the fifth soldering point 22 of the tens program field 22, the H signal appears on both these inputs after forty-three seconds from the beginning of the first operation. In this way, the output ec of the 15th gate 2i NAND goes to the state L, which is connected to the input input em of the ninth output memory 75 M - S and it is intercepted. The direct output e.3 of this memory 75 thus enters a state H, which is applied to the input of the output stage 76. Thus, at its output, a potential of zero volts appears at the start of the coil winding of the relay 77 of the eighth operation. Since the end of the fault · ti relay coil 22 yo connected source + (J _g, the relay 77 is energized and its contacts actuates the eighth operation. Since the input before the sixteenth gate 74 of the NAND is connected to the fifth solder point 4Z programovscihc field 78 units and input ee of the 16th gate NAND 74 is connected to the fifth soldering point EE of the programming field of 79 tens, the H signal will appear on both these inputs forty-four seconds after the start of the first operation. a second resetting input is applied, and even the ninth output 75 R-S is reset, and the direct output before the 75 is then switched to the L state, thereby generating a positive + U _g source potential at the output of the eighth output stage 76. the relay 77 of the eighth operation and its termination, since the ck input of the eighth gate NAND 51 is connected to the eighth From the programming field 2fi of units with the input C1 of the eighth gate 51 NAND is connected to the fifth soldering point EE of the programming field 22 of the tens, the signal H appears on both these inputs for forty-seven seconds from the start of the first operation. Thereby, the output ch of the eighth gate 51 NAND goes to state L, which is applied to the second reset input as the fourth output letter 22 R-S is reset. The direct output cn of this 52 R-S is then switched to the L state, thereby providing a positive source potential + U _g at the output of the third output stage 53, resulting in the failure of relay 24 β of the third operation and its termination. Against the entrance aa sixth gate é. The NAND is connected to the third soldering point 2 of the programming unit 78 and the input of the sixth gate 62 of the NAND is connected to the sixth soldering point FF of the programming field 22, at both these inputs a signal H appears for fifty-two seconds. Thereby, the output cc of the sixth gate NAND 46 goes to the state L, which is applied to the second reset input cf of the third output memory 47 R-S, which resets it. The direct output cg of this memory 47 thus enters the state L, whereby the output of the second output stage 48 shows the positive potential of the source -t-Ug, which results in the relay 49 of the second operation being dropped and terminated. Since the fourth gate 44 NAND input is connected to the fifth soldering point 4 of the programming unit 78 and the fourth gate 44 NAND input is connected to the sixth soldering point PF of the 79th programming field 79, the H signal appears on both these inputs after fifty-four seconds after start of the first working operation. Thus, the output bu of the fourth gate 44 NAND goes to the L state, which is connected to the second reset input bg of the second output memory 41 R-S and resets it! The direct output br of this memory 41 R-S will then go to state L, whereby the positive output potential + Ug will appear at the output of the first output stage 42, resulting in the failure of relay 43 of the first operation and its termination. At the same time, the signal L from the output bu of the fourth NAND hredle 44 feeds the input B of the first NAND gate 12, thereby performing the same action as described when the reset button is pressed, i.e. all ny decimal counters 12 ⁸ 12 are reset. , 42, 22 »57, 62. 66. 70 and 75 R - S are reset and the input memory 14 R - S is reset, thereby its direct output and goes to state L and since it is connected to the blocking input J of the third gate. 12. NAND, the control pulses of the pulse generator H can no longer pass through the input and third NAND gate 15 to its output, thus the entire control circuit is in its initial position and a new automatic cycle can be started by pressing the start button.

Stlečí-li se během určité pracovní operace stop-tlačítko objeví se na negovaném výstupu 1 tvarovaciho obvodu 10 krátkodobý impuls HLH, jenž je přiveden na druhý nulovací vstup £ vstupní paměti 14 R - S a tuto nuluje, Tím její přímý výstup a přejde do stavu L. Jelikož je tento signál L přiveden na blokovací vstup 1 třetího hradle 15 NAND, nemohou již dále procházet řídicí impulsy generátoru 11 impulsu ze vstupu a třetího hredle 15 NAND na jeho výstup y. Tlm řídicí'obvod zůstane stát v příslušném kroku pracovní operace, při níž došlo ke stlačení stop-tlačítka. To znamená, že všechny doposud započatá pracovní operace zůstanou zachovány, pouze se nepokračuje automaticky se započetím delších. S automatickým průběhem delších pracovních operací lze pokračovat od místa přerušení po stlačení startovacího tlačítka. Stlačením nulovacího tlačítka se přes pracovní kontakt 2 nulovacího tlačítka přivá di na vsazovací vstup 4 tvarovaciho obvodu 4 signál L. Současně se rozpojením klidového kontaktu 2 odejme signál L z nulovacího vstupuj a tvarovaciho obvodu 4, na jehož negovaném výstupu £ se nyní, protože stlačení nulovacího tlačítka je krátkodobé, objeví impuls HLH. Tento se přivádí na vstup 2 prvního hradla 12 NAND'.: Na výstupu £ prvního hradla 12 NAND se tímto objeví impuls LHL, pomocí něhož se nulují desítkové čítače 16. 17 a 12» protože se tento přivádí na jejich nulování vstupy y, aa a au. Dále se impuls LHL přivádí ne vstup druhého hradla 13 NAND, jenž tento neguje, tudíž se na výstupu druhého hradla 13 NAND objeví impuls HLH. Pomocí tohoto se vsazují všechny výstupní paměti 41, 42, 52. 57. 22, 7° a 75If, during a certain operation, the stop button is pressed, a short-term pulse HLH is applied to the negated output 1 of the forming circuit 10, which is applied to the second reset input 8 of the input memory 14 R-S, resetting it. Since this signal L is applied to the blocking input 1 of the third gate 15 of the NAND, the control pulses of the pulse generator 11 from the input and the third node 15 of the NAND can no longer pass to its output y. The damping of the control circuit remains in the respective step of the operation in which the stop button has been pressed. This means that all work operations initiated so far will be retained, but will not continue automatically with longer work. The automatic operation of longer work operations can be continued from the interruption point by pressing the start button. By pressing the reset button, a signal L is transmitted via the reset contact 2 of the reset circuit 4 to the input input 4 of the shaping circuit 4. Simultaneously with the opening of the normally closed contact 2 the signal L is removed from the reset input and shaping circuit 4. the button is short-lived, the HLH pulse appears. This is applied to the input 2 of the first NAND gate 12: The output of the first gate 12 NAND thus generates an LHL pulse by means of which the decimal counters 16, 17 and 12 are reset, since this is applied to their reset by inputs y, aa and au. Furthermore, the LHL pulse is applied to the input of the second NAND gate 13, which negates this, so the HLH pulse appears at the output of the second NAND gate 13. With this, all output memories 41, 42, 52, 57, 22, 7 ° and 75 are inserted

R - S do nulové polohy, nebot je přiveden na jejich první nulovací vstupy bp. ge. co. cg. dl. dm. dt. eh. Dále je tímto impulsem HLH nulována vstupní pamět 14 R — S, nebot je tento přiváděn ne její první nulovací vstup ek. Tímto je celý řídicí obvod okamžitě převeden do výchozí polohy a všechny pracovní operace jsou zrušeny, Po stlačení startovacího tlačítka je možno opět započítat β novým cyklem pracovních operaci.R - S to the zero position because it is brought to their first reset inputs bp. Ge. what. cg. dl. dm. dt. eh. Further, the input memory 14 R-S is reset by this pulse HLH, since it is supplied to its first reset input ek. In this way, the entire control circuit is immediately restored to the starting position and all work operations are canceled. After pressing the start button, β can be counted again with a new work cycle.

Claims

SUBJECT OF THE INVENTION

Wiring of a universal control unit for metallurgical machines characterized in that it consists of a derivative circuit (1), the first input (b) of which is connected to the power supply (+ U) (for logic supply) and the second input (b) is grounded. c / is connected to the input / n / of the first gate, / 12 / NAND, whose output / p / is connected both with the input of the second gate / 13 / NAND and longer with reset inputs / x, aa and au / first decimal counter / 16 a frequency decoder, a second decimal counter (17) of the beer decade, and a third decimal counter (19) of the second decade, wherein the output of the second gate (13) of the NAND is connected to all first reset inputs (bp, ce, co, eg, di, dm, dt, eh / output memories / 41 ', 47, 52, 57, 62, 66, 70 and 75 / RS and on the other hand with the first reset input / s / input memory / 14 / RS, whose direct output / s / is interconnected and blocking input · / t / third gate / 15 / NAND, with generator output / 11 / pulse is coupled to the second input (u) of the third gate (15) of the NAND, where the output (v) of the third gate (15 / NAND) is coupled to the counting input (w) of the first decimal counter (16) and the output (s) a decade counter (17) of the first decade, wherein the output of the fourth bit (ae) of the second decade counter (17) of the first decade is coupled to the counting input (at) of the third decimal counter (19) of the second decade. ad, ae (second decimal counter) (17) of the first decade is coupled to a four-bit input (af, ag, ah, ai) of the first decoder (18) and a BCD code to one of ten and four-bit output (av, aw, ax, ay) the third decimal counter (19) of the second decade is coupled to a four-bit input (ba, bb, bc, bd) of the second decoder (20) from the BCD code to one of ten, where outputs (aj to as) for decimal numbers zero to nine first decoder / 18 / from BCD to one of de the networks are connected via soldering points (21 to 30) to the soldering points (OZ to 9Z) of the programming field (78) units and outputs (running bn) for decimal numbers zero to nine second decoder (20) from BCD code to one of ten via 'inverters' (31 to 40) connected to soldering points (AA to <JJ) of the programming - ^of 79 / tens, where the input terminals of the working contact (2) and the idle' h -, <tu / 3 / reset button are grounded wherein the output terminal of the work contact. The 2 / o key is connected to the insertion input (d) of the forming circuit (4). ýstuwi rest terminal 1 ..; The clock (3) is coupled to the reset input (e) of the shaping circuit 4, wherein the negated output (f) of the shaping circuit (4) is coupled to the input (o) of the first (12) NAND. In addition, the input terminals of the working contact (5) of the stertovac ^-1 bi button and the mica contact (6) of the start button are grounded, and the output terminal of the working contact (5) of the start button is connected to the input input (g). (s) the idle contact output terminal (6) is coupled to the reset input (h) of the forming circuit (7), and the negated output (1) of the forming circuit (7) is connected to the input input (q) of the input memory (14) RS; both the input input (bo) of the second output memory (41) RS and the input terminals of the work contact (8) and the idle contact (9) of the stop button are grounded, the output terminal of the work contact (8) of the stop button being connected to the input (j) of the forming circuit (10) and the idle contact output terminal (9) of the stop button is connected to the reset input (k) of the forming circuit (10), whose negated output (1) is connected to the second reset input (r) of the input memory (14) RS, where the input / be / fourth gate / 44 / NAND is connected and the fifth soldering point / 4Z / programming field / 78 / units and the input / bt / fourth gate / 44 / NAND is connected to the Sixth soldering point / FF / programming field / 79 / tens, where the output (bu) of the fourth gate (44) 'NAND is connected both by the β second reset input (bq) of the second output memory (41 / RS) and the input (m) of the first gate (12 / NAND). br) a second output memory (41). RS is connected through the first output stage (42) to the start of the coil winding of the relay (43) of the first operation and the end of the coil winding of this relay (43) is connected to the source / + Ug / where input (bv) is connected to the fourth soldering point / 3Z / programming field / 78 / units and the input / bw / fifth gate / 45 / NAND is connected to the first soldering point / AA / programming field / 79 / tens where output / bx / fifth gate / 45 / NAND is connected to input input / ed / third output memory / 47 / RS and input / ca / sixth gate / 46 / NAND is connected to third soldering point / 2Z / programming field / 78 / units and input / cb / sixth the gate (46) of the NAND is coupled to the tenth soldering point (FF) of the programming field (79), the output (ec) of the sixth gate (46) of the NAND is coupled to the second reset input (cf) of the third output memory (47). the direct output (cg) is connected via the second output stage (48) čátkem winding of the relay coil / 49 / a second work operation, wherein the end windings of the coil of the relay / 49 / is connected to the source / ⁺ U ^{_2/8 KUE V8tu} P TCH 'seventh gate / 50 / NAND is connected with the fifth solder point / 4Z / The programming field (78) of the units and the input (s) of the seventh gate (50) of the NAND are coupled to the first soldering point (AA) of the programming field (79) of the tens, the output (ej) of the seventh gate (50) of the NAND is coupled to the input. cn / fourth output memory / 52 / RS, wherein the input / ck / eighth gate / 51 / NAND is connected to the eighth soldering point / 7Z / programming field / 78 / units and input / cl / eighth gate / 51 / NAND is connected to the fifth »soldering point (EE) of the programming field / 79 / tens and the output / cm / of the eighth gate / 51 / NAND is connected to the second reset input / cp / of the fourth output memory / 52 / RS whose direct output / cq / interconnected via the third end-stage (53)

11 with the start of the relay coil winding (54) of the third operation, the end of the coil winding of this relay (54) being connected to a power supply (+ U), the input (cr) of the ninth gate (55) MAND being connected to the eighth soldering point / 7Z / programming field / 78 / units and input / en / ninth gate / 55 / NAND is connected to first soldering point / AA / programming field / 79 / tens and output / ct / ninth gate / 55 / NAND is connected to insertion input / cx / fifth output memory / 57 / RS, where longer input / cu / ninth gate / 56 / NAND is connected to ninth soldering point / 8Z / programming field / 78 / units and input / cv / tenth gate / 56 / NAND is connected to the first soldering point / AA / programming field / 79 / tens of e output / cw / tenth gate / 56 / NAND is connected to the second reset input / cz / fifth output memory / 57 / RS ^ whose direct output / da / is via the fourth output stage (58) connected to the start of the relay coil winding (59) the fourth operation and the end of the coil winding of this relay (59) are connected to a source (+ U ₂ ), wherein the input (db) of the 11th gate (60) of the NAND is connected to a third soldering point (22) of the programming field (78). / units / input / dc / eleventh gate / 60 / NAND is connected to second soldering point ZBB / programming field / 79 / tens and output / dd / eleventh hred18 / 60 / NAND is connected to input input / dh / sixth output memory / 62 / RS, where the input / de / twelfth gate / 61 / NAND is coupled to the first soldering point / OZ / programming field / 78 / units and the input / df / twelfth gate / 61 / NAND is coupled to the fourth soldering point / DD / of the tens and the / dg / output of the twelfth gate 1a / 61 / NAND is connected to the second reset input / dj of the sixth output memory / 62 /

RS and further with the input input (dl) of the seventh output memory (66) RS, wherein the direct output (dk) of this Sixth output memory (62) RS is connected via the fifth output stage (63) to the start of the coil winding the coil winding and end of this relay (64) is connected to a power supply (+ 1 ^), where the input (dp) of the thirteenth gate (65) is connected to the ninth soldering point (8Z) of the programming field (78) units and input (dq) The thirteenth gate (65) of the NAND is connected to the fourth soldering point (DD) of the programming field (79) of the tens, the output (dr) of the thirteenth gate (65) of the NAND being connected to the second reset input (dn) of the seventh output memory (66). RS and further with the input input (ds) of the eighth output memory (70), since the direct output (to) of the seventh output memory (66) is connected via the sixth output stage (67) to the start of the coil winding (68) sixth operation and winding end coil of this relay (68) is connected to power supply (+ U ,,) and where longer the input (dx) of the fourteenth gate (69) NAND is connected to the third soldering point (2Z) of the programming field (78) units and input (dy) of the fourteenth the gate (69) of the NAND is connected to the fifth soldering point (EE) of the programming field (79) of tens, the output (dz) of the fourteenth gate (69) of the NAND is connected to the second zero input (du) of the eighth output memory (70). the direct output (dv) is connected via the seventh output stage (71) to the start of the coil winding of the seventh operation and the end of the coil winding of this relay (72) is connected to the power supply (+ U ,,) and the input (ea) of the fifteenth gate / 73 / NAND connected to fourth soldering point / 3Z / programming field / 78 / units and input / eb / fifteenth gate / 73 / NAND connected to fifth soldering point / EE / programming pellet / 79 / tens where output / ec / Fifteenth Gate / 73 / NAND is connected to the input input / eg / dev The fifth output memory (75 / R-S) and the input (ed) of the 16th gate (74) NAND are further coupled to the fifth soldering point (4Z) of the programming field (78) units and the input (ee) of the 16th gate (74)

The NAND is coupled to the tenth soldering point (EE) of the programming field (79), the output (ef) of the 16th gate (74) of the NAND being coupled to the second reset input (ei) of the ninth output memory (75 / RS). is connected via the eighth output stage (76) to the start of the coil winding of the relay (77) of the eighth operation and the end of the coil winding of this relay (77) is connected to the source (+ U ₂ ).