CS236396B1

CS236396B1 - Timer memory and control circuit

Info

Publication number: CS236396B1
Application number: CS46484A
Authority: CS
Inventors: Zdenek Koc
Original assignee: Zdenek Koc
Priority date: 1984-01-20
Filing date: 1984-01-20
Publication date: 1985-05-15

Abstract

Úkolem vynálezu je umožnit levnou výrobu paměťového a ovládacího obvodu časovače. Toho se dosáhne sloučením funkce pamětí a ovládacího obvodu časovače, za použití jednoho klopného obvodu a jednoho tranzistoru. Klopný obvod, napájený z pomocného, na síti nezávislého zdroje, například baterie, akumulátoru, uchovává informaci o tom, že zátěž, zpravidla relé připojující spotřebiče o vyšším výkonu, má být připojena,, i když dojde k výpadku síťového napájení..The object of the invention is to enable the cheap production of a memory and control circuit of a timer. This is achieved by combining the functions of the memory and the control circuit of the timer, using one flip-flop and one transistor. The flip-flop, powered by an auxiliary, mains-independent source, for example a battery, an accumulator, stores information that the load, usually a relay connecting higher-power appliances, is to be connected, even if there is a mains power failure.

Description

Vynález se týká paměťového a ovládacího obvodu časovače.The present invention relates to a memory and timer control circuit.

Časovače jsou zpravidla řešeny za použití speciálních integrovaných obvodů s číslicovou indikací času. V těchto integro váných obvodech je pak řešeno odpovídajícím způsobem i ovládání přístroje a zapamatování stavu výstupu. .Timers are usually solved using special integrated circuits with digital time indication. In these integrated circuits, the instrument control and the memorization of the output status are also addressed accordingly. .

Hlavní nevýhodou současného stavu je nákladná výroba těch to obvodů a z toho plynoucí nemožnost vyrábět sériově elektrický časovač při zachování přijatelné ceny výrobku.The main disadvantage of the present state is the expensive production of those circuits and the consequent inability to produce a series electric timer while maintaining an affordable product price.

Tuto nevýhodu odstraňuje paměťový a ovládací obvod časovače podle vynálezu, jehož podstatou je, že klopný obvod typu D je zapojen svým vstupem D na zdroj log 1, asynchronní vstup S na zem, asynchronní vstup C na zdroj log 1 přes první oddělovací odpor a přímo na druhou přepínací svorku přepínače, jehož pohyblivý kontakt je připojen na zem, výstup Q klopného obvodu je připojen přes druhý oddělovací odpor na bázi tranzistoru, která je současně připojena na první přepínací svorku přepínače, jehož třetí přepínací svorka je připojena na kolektor tranzistoru, jehož emitor je připojen na zem, přičemž zátěž je připojena mezi kolektor tranzistoru a kladný pól napájecího zdroje.This disadvantage is overcome by the memory and control circuit of the timer according to the invention, which is based on the type D flip-flop connected by its input D to the log 1 source, the asynchronous input S to ground, the asynchronous input C to the log 1 source via the first decoupling resistor. a second switch terminal of the switch whose movable contact is grounded, the flip-flop output Q is connected via a second transistor-based isolation resistor which is simultaneously connected to the first switch terminal of the switch whose third switch terminal is connected to the transistor collector whose emitter is the load is connected between the collector of the transistor and the positive pole of the power supply.

Zapojení podle vynálezu umožňuje pomocí jednoho klopného obvodu a jednoho tranzistoru sloučit funkci paměti a ovládacíhoThe circuit according to the invention makes it possible to combine a memory function and a control function with one flip-flop and one transistor

- 2 236 396 obvodu časového spínače. Klopný obvod, napájený z pomocného, na síti nezávislého zdroje, například baterie, akumulátoru, uchovává informaci o tom, že zátěž, zpravidla relé připojující spotřebiče o vyšším příkonu, má být připojena, i když dojde k výpadku sílového napájení. Přepínač slouží k ovládání Časovače: první poloha znamená zátěž vypnuta, druhá poloha časové spínání a třetí poloha zátěž trvale zapnuta.- 2 236 396 timer circuit. A flip-flop powered from an auxiliary power supply, such as a battery, accumulator, keeps track of the fact that a load, usually a relay connecting higher power consumers, should be connected even if the power supply fails. The switch is used to control the Timer: the first position means the load is off, the second position is the time switch and the third position is the permanent switch.

Příklad zapojení pamělového a ovládacího obvodu časovače je znázorněn na připojeném výkresu.An example of wiring the timer memory and control circuit is shown in the attached drawing.

Pamělový a ovládací obvod časovače je tvořen klopným obvodem KO typu D a tranzistorem Tr. přičemž klopný obvod KO typu D je zapojen svým vstupem D na zdroj log 1, asynchronní vstup S na zem, asynchronní vstup C na zdroj log 1 přes první oddělovací odpor Ry a přímo na druhou přepínací svorku 2 přepínače P, jehož pohyblivý kontakt je připojen na zem, výstup Q klopného obvodu KO je připojen přes druhý oddělovací odpor Rg na bázi tranzistoru Tr, která je současně připojena na první přepínací svorku 1 přepínače P, jehož třetí přepínací svorka 2 j^e připojena na kolektor tranzistoru Tr, jehož emitor je připojen na zem, přičemž zátěž Z je připojena mezi kolektor tranzistoru Tr a kladný pol napájecího zdroje.The memory and control circuit of the timer consists of a KO type D flip-flop and a transistor Tr. wherein the D type flip-flop is connected with its D input to the log 1 source, the asynchronous input S to ground, the asynchronous input C to the log 1 source through the first decoupling resistor Ry, and directly to the second switching terminal 2 of the P switch. ground, the Q output of flip-flop KO is connected through a second decoupling resistor Rg on the base of the transistor Tr, which is also connected to the first switching terminal 1 switches P, the third switching terminal 2 j ^e is connected to the collector of transistor TR whose emitter is connected to ground wherein the load Z is connected between the collector of transistor Tr and the positive pole of the power supply.

Činnost obvodu je následující: Při nastavení přepínače P do polohy druhé svorky 2, to jest časové spínání, očekává obvod příchod impulsu od časového spínače. Po příchodu tohoto impulsu bude na výstupu Q klopného obvodu KO úroveň log 1, která je přivedena na bázi tranzistoru Tr. Tranzistor Tr je tak uveden do sepnutého stavu a zátěži Z prochází proud. Při přepnutí přepínače P do jeho první polohy 1, to jest stavu vypnuto, je báze tranzistoruThe operation of the circuit is as follows: When the P switch is set to the second terminal 2 position, i.e. the time switch, the circuit expects the pulse to arrive from the time switch. Upon the arrival of this pulse, the output of the flip-flop KO will have a log 1 level, which is supplied on the basis of transistor Tr. The transistor Tr is thus switched on and the current Z is passed through the load. When the switch P is moved to its first position 1, i.e. the off state, the base of the transistor is

- 5 236 396- 5 236 396

Tr uzemněna, tranzistor je uzavřen a zátěží neprotéká proud.Tr grounded, the transistor is closed and no load is flowing through the load.

Současně je přivedena úroveň log 1 na nulovací vstup C klopné\· ho obvodu KO. Klopný obvod je vynulován a po opětovném přepnutí přepínače P do polohy 2 je připraven přijmout další impuls od časového spínače. V poloze £, to jest vypnuto, je uzemněna zátěž a prochází jí trvale proud. Současně je i v této poloze nulován klopný obvod KO.At the same time, level 1 is applied to the reset input C of the flip-flop KO. The flip-flop is reset and after switching the P switch to position 2 it is ready to receive another pulse from the timer. In the position,, i.e. off, the load is grounded and the current is continuously transmitted. At the same time, the flip-flop KO is reset in this position.

Claims

BACKGROUND OF THE INVENTION

Timer memory and control circuit characterized in that the D-type flip-flop (KO) is connected by its D input to the log 1 source, the asynchronous input S to ground, the asynchronous input C to the log 1 source via the first decoupling resistor (R ^) and directly to the second switching terminal (2) of the switch (P) whose movable contact is connected to ground, the output Q of the flip-flop (KO) is connected via a second isolation resistor (Rg) ^based on transistor (Tr) a terminal (1) of the switch (P) whose third switching terminal (3) is connected to the collector of the transistor (Tr), whose emitter is connected to ground, the load (Z) being connected between the collector of the transistor (Tr) and the positive pole .