CS233780B1 - Logické hradlo NOR s tyristorem - Google Patents

Abstract

Hradlo obsahuje tyristor, připojený na vedení, elektricky spojený se svorkou a vedením, jsou zde obsaženy diody, připojené na odpor a svorky, tranzistor, připojený na odpor a tyristor, dioda je připojena na tranzistor a tyristor, odpor připojený k tranzistoru, který je spojen s tranzistorem, k němuž je připojeno sériové spojení odpor - řada diod, ty jsou spojeny s odporem, vedoucím k vedení,odpor spojuje vedení a tranzistor.

Description

Vynález se týká logického obvodu pro systémy průmyslové automatiky a zejména logického hradla NOR s tyristorem. Vynález lze použít pro stavbu automatizaSních systémů v metalurgickém, hornickém, automobilovém průmyslu, v průmyslu obrábécích strojů a na elektrických drahách.

Mnoho moderních průmyslových objektů s elektrickým vybaveném s velkým výkonem, použití systémů s řízenými rtulovými a tyristorovými usmšřňovaSi i ve velkém množství se vyskytující komutaSní ochrany v silnoproudých obvodech způsobují silná elektrická a elektromagnetická růžení. Při vysoké úrovni tohoto růžení není postaSující jistota funkce případných Integrovaných obvodů TTL.

Odolnost integrovaných logických tranzistorových zapojení proti růžení je možno zvýšit připojením 5 V-stebilizaSní diody do řídicího obvodu každého invertoru.

Jmenovaný způsob odrušení nepůsobí ale plně, protože v mnoha systémech průmyslové automatiky v hutnictví, zvlážtž pak u elektrických svařovacích strojů a ne elektrických drahách, přesahuje úroveň rušení hladinu 5 V a 8ini 50 až 100 V s dobou trvání jednoho rušivého signálu nebo jejich celé skupiny 6 až 8 ms.

Pro zvýšení šumové imunity nad 5 V je nezbytné, přibere-li se v úvahu i ztrátový výkon, výrazné zmenšit stupeň integrace prvků v pouzdru. Jiný úéinný prostředek ke zvýšení jistoty proti rušení logických hradel, nezávislý na amplitudě rušivých impulsů, je vzorkování vstupního signálu. Zmíněná metoda užívá paměti vzorkované vstupní hodnoty v Sase mezi dvěma sousedními strobovacími impulsy.

Jsou známa tranzistorová hradla, odolné proti rušení, u kterých je vybraná hodnota uložena v paměťovém kondenzátoru.

Zmíněný postup podléhá ale následujícím omezením:

a) zajištěni kondenzátorů potřebných jmenovitých kapacit v provedení IS je dnes obtížné,

b) výskyt dvou vrátkovacích pulsů, to je záznamového pro zapsání a dalšího pro mazání, nebo spínače s obousměrným průchodem, buzeného generátorem vrátkových pulsů, komplikuje realizaci podle této metody.

- K uložení vyklíěované hodnoty jsou výhodně použity polovodičové paměti podle souSasné technologie 1S. článkem ukládajícím v sobě přivedený signál v době proběhnutí mezery mezi řídicími pulsy napájecího nepští, je zde tyristor. Plenární tyristor je dnes plnoprávná souSástka integrovaných zapojení.

Je známo logické hradlo NOR s tyristorem, připojeným anodou přes zátěž na vedení dvoupulsnlho nebo jednopulsního napájecího napětí, získaného z třífázové sítě se zemí přes třífázový snižovací transformátor a připojeného na výstupní svorku; řídicí elektroda tyristoru je připojena přes odpor na jeho katodu, připojenou na zem; zavírací dioda s anodou na katodě tyristoru a katodou na jeho řídicí elektrodě má u sebe připojeny vstupní diody s katodami spojenými navzájem a přes odpor budicího obvodu s řídicí elektrodou tyristoru. Anody těchto diod jsou přive'deny na vstupní svorky tyristorového hradla NOR.

Hradlo obsahuje také zdroj záporného předpětí, provedený ve formě dvou vinutí druhé skupiny sekundářů třífázového transformátoru a přídavného vinutí stejného transformátoru, přiSemž každé z těchto vinutí je připojeno na anodu své diody. Katody těchto diod jsou spojeny navzájem a s katodou tyristoru. Zem druhé skupiny sekundářů transformátoru je přivedena přes omezovači odpor na řidiči elektrodu tyristoru.

Hradle se k sobe dají přizpůsobit i pro vytváření vlcefázového napájecího napětí pro hradla NOR s tyristorem. U tohoto druhu zapojení bude předem stanoven příchod budicího signálu z předcházejícího hradla; v okamžiku přivedeni napájení na následující hradla teče přes přechod řídicí elektroda-katoda tyriatoru tohoto hradla proud, dostačující pro jeho sepnutí. Ve zmíněném hradle je uzavřen přechod řídicí elektroda-katoda tyristoru pro zvýšení vstupní Sumové imunity hradla, a to zdrojem záporného předpětí pro celou dobu funkce hradla s výjimkou doby od 0 do 8 až 10° na začátku každé periody napájecího napětí, kdy hradlo je otevřeno vlivem napájecího zařízení podle této metody.

Toto tyristorové hradlo podléhá následujícím omezením:

1. Zdroj záporného předpětí je komplikovaný, zvláště u dvou a třítaktového napájecího systému, protože každé impulsní napájení potřebuje vlastní impulsní předpětí.

2. Při realizaci hradla v provedení XS není možné provést hradlování vstupního signálu přivedením záporného pulsního předpětí k přechodu řídicí elektroda-katode tyristoru protože při poklesu napětí na p-bázi tyristoru sepnutého pod asi +0,5 V je přerušena vnitřní vazba a tyristor se zavře.U oddělených tyristorů se zde najedná o případ, kdy při potenciálu řídicí elektrody -0,5 V se otevřený tyristor nezavře díky dispozici odporu r_t, to je odporu báze v tyristoru. Odpor r, zahrnuje také dráhový odpor p-báze a konstantní odpor řídicí elektrody.

Vynález vyplývá z úkolu vytvořit proti rušení odolné hradlo se spojením pulsního napájení a uzavírajícího předpětí, které dovoluje zjednodušení automatizačního zařízení, postaveného z probíraných hradel NOR, také se vylučuje, a to uzavírajícím předpětím, schopnost tyristoru uchovávat přivedený signál; toto hradlo se dá provést ve formě XS.

Podstata vynálezu spočívá v tom, že v hradlu s anodou tyriatoru připojenou přes zátěž na napájecí vedení a spojenou s výstupní svorkou je řídicí elektroda tyristoru připojena přes odpor na katodu, spojenou se zemí; hradlo obsahuje vstupní diody, jež jsou vzájemně spojeny katodami a vedou na spoj odporu v řídicím obvodu se svorkou bezdiodového vstupu. Anody těchto diod jsou přivedeny na vstupní svorky hradla; podle vynálezu první NPN tranzistor s kolektorem, připojeným na druhý vývod odporu v budicím obvodu, má připojenou oddělovací diodu s anodou ne kolektoru prvního NPN transistoru a s katodou na řídicí elektrodě tyristorů.

Emitor prvního NPN tranzistoru jde na katodu tyristoru, odpor z emitoru prvního NPN tranzistoru vejde na bázi následujícího tranzistoru. Druhý NPN tranzistor, jehož emitor jde na bázi prvního tranzistoru odpor s prvním vývodem na emitor druhého tranzistoru a druhým na bázi druhého tranzistoru, sériová řada diod, za které první katoda vede na bázi druhého tranzistoru, první omezovači odpor s prvním výstupem na anodě poslední diody sériové řady a druhý na vedení napájecího pulsního napětí. Druhý omezovači odpor jde ze stejného vedení- ne kolektor druhého tranzistoru.

Je účelné k hradlu přidat NPN výstupní tranzistor, jehož emitor je připojen na výstupní svorku hradla a omezovači odpor., vedoucí z vedení napájecího pulsního napětí na kolektor výstupního tranzistoru NPN. Báze tohoto tranzistoru je spojena s anodou tyristoru, přidána je dioda s anodou, jdoucí na emitor výstupního tranzistoru; její katoda jde na anodu tyristoru.

Je také účelné do hradla přidat diodu s anodou na katodě tyristoru a katodou na emitoru výstupního tranzistoru; spojení báze výstupního tranzistoru, s anodou tyristoru je provedeno přes omezovači odpor.

Je možné do hradla přidat sériovou řadu z pátého omezovaciho odporu a třetí diody S katedou na n-bázi tyristoru; volný konec pátého omezovaciho odporu je přiveden na zdroj stejnosměrného napětí. Dioda se zapojí katodou na anodu tyristoru a její anoda jde na zem. Vynález zajišluje velkou odolnost proti ruěení hradla ze vstupních, výstupních i napájecích obvodů i proti vlivu nadměrného a velkou zatížitelnost. Tato zapojení se vyznačují prakticky úplnou neruěeností z vnitřní komutace.

Při použití hradel v různých systémech automatizace nejsou vyžadovány žádné zvláštní skupiny technických prostředků, jako jsou stíněné kabely a vedení, VF filtry, oddělovací Stupně, filtrační kondensátory k mikroohvodům, feritové prstence pro zajištění elektromagnetické slučitelnosti mezi automatizačními systémy a okolním elektrickým vybavením.

Vynález bude dále objasněn na konkrétním příkladu provedení podle připojených výkresů, kde na obr. 1 je znázorněno elektrické základní zapojení hradla podle vynálezu a na obr. 2a, b, c, d časové diagramy pro napájení a činnost hradla podle vynálezu.

Logické hradlo NOR s tyrlstorem obsahuje tyristor £ (obr. 1), jehož anoda 2 Je přes zatěžovací odpor £ připojena na vedení £ pulsního napájecího nepětí. fiídicí elektroda 2. tyristoru £ je spojena přes odpor £ s katodou £ tyristoru, spojenou se zemí 8.

Logické tyristorové hradlo má také vstupní diody £, 10. 11. jejichž katody jsou vzájemně spojeny a připojeny na odpor 12 v řídicím obvodu a na svorku 13 bezdiodóvého vstupu; anody diod £, 10. 11 jdou od vstupních svorek 14. £2, 16 hradla, NPN tranzistor 17. jehož kolektor 18 je připojen na druhý konec odporu 12 v budicím obvodu, oddělovací diodu li, jejíž anoda jde na kolektor 18 NPN tranzistoru 12 a její katoda je připojena na řídicí elektrodu £ tyristoru £. Emitor 20 NPN-tranzistoru 17 je spojen s katodou £ tyristoru £.

V hradle je také obsažen odpor 21 . jehož jeden vývod jde na emitor 20 NPN-tranzistoru 17 a druhý na bázi 22 téhož tranzistoru a na emitor 24 NPN-tranzistoru 23 spojený s bází 22 NPN-tranzistoru 17. Odpor 25 s jedním vývodem jde na emitor 24 NPN-tranzistoru 23 a'druhým na bázi 26 téhož tranzistoru.

Sériově spojené diody 27. 28. 29. ^de katoda diody 29 jde na bázi 26 NFN-trenzistoru 21. omezovači odpor 30 s jedním přívodem, spojeným s anodou diody 27 a druhým přívodem na vedení £ napájecího Impulsového napětí, omezovači odpor 31 spojující vedení £ s kolektorem 32 NPN-tranzistoru 23. 'Hradlo dále obsahuje výstupní tranzistor 33. jehož emitor 34 je připojen na výstupní svorku 32 hradla,³ dále omezující odpor 2ít spojující vedení £ s kolektorem 37 NPN-výstupního tranzistoru 31. diodu 38 s anodou na emitoru li NPN-výstupniho tranzistoru 33 a katodou spojenou s anodou £ tyristoru £.

Hradlo obsahuje také diodu 12 a enodou, připojenou na katodu χ tyristoru £ © s katodou na emitoru NPN-výstupního tranzistoru 33« Báze £0 téhož tranzistoru 11 Je spojena přes omezovači odpor 41 s anodou £ tyristoru £. Kromě toho je zde sériová řada z omezovačiho odporu ££ a diody 43. jejíž katoda jde na n-bázi ££ tyristoru £; volný vývod omezovacího odporu ££ je připojen na zdroj stejnosměrného napětí 45. Dioda 12, jejíž katoda jde na anodu £ tyristoru £ a anoda na zem 8.

Hradlo pracuje následujícím způsobem:

Napájeno je lichoběžníkovým pulsním napětím 47 (obr. 2a, b) a podpůrným stejnosměrným napětím 48. Napětí 47 je přiváděno vedením £ (obr. 1) a podpůrné napětí 48 (obr. 2) jde ze zdroje stejnosměrného nepětí 45 (obr. 1). Potřeba pulsního napájecího napětí pro hradlo vyplývá ze zavírání otevřeného tyristoru při napětích, blízkých nule.

V konečném stavu mají signály na vstupech 13. ££, £2, 16, hradla úroveň log.0 (L), tyristor £ je zavřen a napětí 49 (obr. 2c) na výstupu hradla má hdonotu log.I” (H).

Ke zvýšeni odolnosti hradla proti rušeni ve stavu H se nabízí použiti montážního celku, sestaveného z NPN-tranzistoru 17 (obr. 1), 23. diod 19. 27 až 29. odporů 21. 25. 22.21«

Při vzrůstu hodnoty lichobšžníkovitého pulsního napájecího napětí 47 (obr. 2a)’ na hodnotu přibližně 0,5 U,, kde U, je jeho amplituda, teče přes sériový obvod s odporu 30 (obr. 1) a diod 27* až 29 proud, otevírající ŇPN-tranzistor 23. Proud, tekoucí obvodem z vedení £, odporu 31 a otevřeného NPN-tranzistoru 23 uvádí tyristor £ do vedení; tyristor také přemosluje řídicí vstup pro tyristor.

Při výskytu elektrických rušení na vstupech 13 až 16 hradla teče rušivý proud okruhem například z diody 10. odporu 12 v řídicím obvodu a sepnutého NPN-tranzistoru 17. Napětí na kolektoru 18 tohoto tranzistoru nestačí k otevření tyristoru. Hradlo ve stavu H může tedy být vlivem rušení otevřeno pouze v časovém intervalu 0 až 1 až 2° periody svého pulsního napájecího napětí; NPN-tranzistor 17 je zavřen. To značně zvyšuje odolnost hradla proti rušení ve stavu H.

Přípustná hodnota rušení na vstupech 13 až 16 hradla je v rozmezí 2 až 360° periody napájecího pulsního napětí rovna 25 Tato hodnota je určete a omezena maximálním ztrátovým výkonem plastikového pouzdra Integrovaného obvodu. Zvětšení jmenovité hodnoty odporu 12 v řídicím obvodu, realizace hradla v keramickém pouzdře nebo přidání vnějšího (zde nezakresleného) odporu do řídicího obvodu hradla umožňují zvýšit mez přípustného rušení až na 500 V nebo více.

Tranzistory 22. £Z Jsou otvíráky v každé periodě pulsního napájecího napětí nezávisle na logickém stavu hradla a hodnotách signálů ne jeho vstupech. Při realizaci hradla ve formě IS se bude tyristor, jehož přechod řídicí elektroda-ketoda je zkratován sepnutým tranzistorem 17. nacházet v zavřeném stavu. Pro odstranění vlivu bočníku (sepnutého tranzistoru 17) na funkci tyristoru £ a jeho spínání může být do hradla přidána oddělovací dioda £2.

Sídicí signál může být přiveden na libovolný vstup 13. 14. 15 nebo 16 jako pulsnl lichoběžníkové napětí 50 (obr. 2d), které se liší od napětí 47 (obr. 2d), dosahuje maxima při vzrůstu napětí 47 po prodlevě. V této době nabývá napětí 47 nulové velikosti a dá se chápat jako stejnosměrné. Obvod například z diody 10 (obr. 1), odporu 12 diody 19. přechodu řídicí elektroda £ katoda £ tyristoru £ je v časovém intervalu 0 až 2° periody napájecího pulsního napětí 47 (obr. 2a) protékán řídicím proudem, který je výrazně větší než proud pro sepnutí tyristoru £ (obr. 1). Tyristor £ sepne a uchovává přivedený budicí signál až do konce periody pulsního napájecího napětí hradla. V tomto stavu je šumová imunita hradla větší než 50 V, protože tyristor je po sepnutí necitlivý na poruchy z řídicího obvodu; to vede k závěru o přítomnosti vnitřních vazeb.

Montážní celek ke zvýšení odolnosti hradla proti poruchám neruší ve stavu H činnost hradle po přivedení řídicího signálu na svůj vstup, protože sepnutí tyristoru £ a uložení řídicího signálu tyristorem se děje do okamžiku vzrůstu pulsního napájecího napětí na hodnotu 0,5Uj s trantistory 23 (obr. 1) a 17 jsou otevřerty.

Spojení zdroje pulsního napětí se zdrojem předpětí, realizované pomocí montážního celku s NPN tranzistory 22. 17. dovolilo zvýšit odolnost hradla proti rušení a zároveň zjednodušit jeho zapojení a také pomocí těchto hradel postavené automatizační systémy.

Odstranění vlivu uzavírajícího předpětí na schopnost tyristoru £ ukládat přivedený řídicí signál dosáhneme užitím oddělovací diody 19; to dovolí realizovat hradlo jako integroval^ obvod.

233780 6

Hradlo užívá stupeň s aktivním dvoupólovým výstupem, utvořený mimo jiné z tyristoru J_ a NPN výstupního tranzistoru 33. Ve stavu H hradla jde proud okruhem ze zatSžovacího odporu odporu 41_t přechodu báze 40 - emitor 34 NPN-výstupního tranzistoru ϋ a je tímto obvodem zesilován. Jako výstupní proud hradla, zajištující předpokládaný logický zisk, vystupuje proud, tekoucí obvodem vedeni £-odpor 36-tranzlstor 33- výstupní svorka 35. U připojeného tyristoru £ se zavírá NPN-výstupní tranzistor 33. Spolehlivost zavřeného stavu u tranzistoru je zajištěna diodou 38. která při malém zbytkovém proudu přes NPN-výstupni tranzistor 33 zajišluje záporné uzavírající předpětí přechodu báze 40-emitor uvedeného tranzistoru ii- Dioda zajištuje také přizpůsobení hradla k následujícím obvodům UND.

Necitlivost hradla k záporným rušením na jeho výstupu, která mohou vypnout zapnutý tyristor J. (stav 1), je zajiSténa odporem 41 a diodou 39. Při výskytu záporného rušení na výstupu hradla (svorka 35) je ohraničeno na úroveň -0,7 až -0,9 V. Sepnutý tyristoř není vypnut, protěže v tomto případ® obvodem odpor 41 -báze 40-emltor 34 tranzistoru 33 neteče celý proud anody tyristoru £, ale částečný; tato hodnota stačí ale k udržení tyristoru v sepnutém stavu.

Odolnost tyristoru £ v zavřeném stavu proti samovolnému sepnutí vlivem nadměrného je zajištěna přivedením stejnosměrného napětí 48 (obr. 2) k n-bázi 44 tyristoru £ přes odpor 42 a diodu 43 ze zdroje 45 pro předchozí nabíjení kapacity středního přechodu tyristoru £ (obr. 1). Zmíněná ochrana tyristoru i proti samospínání přichází v úvahu jen v případě, kdy součet napájecího napětí 47 (obr. 2a) a ruěivého napětí je výrazně menší než podpůrné napětí pak může být zajištěna plná odolnost tyristoru χ (obr. 1) proti těmto sepnutím I^diodoU 46. umístěnou v závěrném směru. Rušení tím omezíme na hodnotu 7 až 7,5 V, čili méně než má velikost podpůrného napětí 48 (obr. 2b).

Na základě navrhovaných logických hradel byla vyvinuta a přijata do výroby série integrovaných logických hradel, velmi odolných proti rušení. Spolu s těmito integrovanými obvody byla vyvinuta řada systémů průmyslové automatiky, zavedených do hutnického, hornického a elektrotechnického průmyslu, ve kterých jsou úspěšně používány.

Claims (4)

1. PŘEDMĚT VYNÁLEZU

   1. Logické hradlo NOR s tyristorem, jehož anoda je spojena přes odpor zátěže s vedením napájecího pulsního napětí a s výstupní svorkou, jehož řídicí elektroda je připojena přes odpor na katodu spojenou se zemí, obsahující vstupní diody s katodami spojenými navzájem a připojenými na spoj odporu v řídicím obvodu a na svorku bezdiodového vstupu, přičemž anody těchto diod jsou přivedeny ne vstupní svorky hradla, vyznačující se tím, že NPN tranzistor (17), jehož kolektor (18) je připojen na druhý konec odporu (12) v řídicím obvodu, je připojen na oddělovací diodu (19) s anodou připojenou no kolektor (18) NPN tranzistoru (17) a katodou jdoucí na řídicí elektrodu (5) tyristoru (1), emitor (20)

   NPN tranzistoru (17) je připojen na katodu (7) tyristoru (1), odpor (21), jehož jeden přívod je připojen na emitor NPN tranzistoru (17) a druhý na jeho bázi, NPN tranzistor (23), jehož emitor (24) je připojen na bázi (22) NPN tranzistoru (17), odpor (25) je jedním přívodem spojen s emitorem (24) NPN tranzistoru (23) a druhým s bází (26) téhož tranzistoru a sériovým spojením diod (27, 28, 29) kde katoda diody (29) je připojena na bázi (26) NPN tranzistoru (23), omezující odpor (30) s jedním vývodem na anodě diody (27) sériového spojení diod a druhým na vedení (4) napájecího pulsního napětí, dále obsahující omezující odpor (31), spojující toto vedení s kolektorem (32) NPN tranzistoru (23).
2. 2. Logické hradlo podle bodu 1, vyznačující se tím, že obsahuje HPN-výstupní tranzistor (33)i jehož emitor (34) je připojen na výstupní svorku (35) hradla, má omezovači odpor (36), připojený mezi vedení (4) pulsního napájecího napétí a kolektor (37) NPK-výstupního tranzistoru (33), a jehož báze (40) je spojena s anodou (2) tyristoru (1), dále obsahuje diodu (38), jejíž anoda je spojena s emitorem (34) NPK-výstupního tranzistoru (33) a katoda jde na anodu (2) tyristoru (1).
3. 3. Logické hradlo podle bodů 1 a 2, vyznačující se tím, že obsahuje diodu (39), jejíž anoda je připojena na katodu (7) tyristoru (1) a katoda je připojena na emitor (34) NPK výstupního tranzistoru (33), zatímco spojení báze (40) téhož tranzistoru a anody (2) tyristoru (1) je provedeno přes omezovači odpor (41).
4. 4. Logické hradlo podle bodů 1 až 3, vyznačující se tím, že obsahuje sériovou řadu z omezovacího odporu (42), diody (43) s katodou připojenou na n-bázi (44) tyristoru (1), přičemž volný konec omezovacího odporu ^( 42) je přiveden na stejnosměrný zdroj (45), dioda (46) je připojena přes katodu na anodu (2) tyristoru (1) a její anoda je spojena se zemí (8).