CS233625B1

CS233625B1 - Zapojení kontrolního obvodu

Info

Publication number: CS233625B1
Application number: CS790882A
Authority: CS
Inventors: Antonin Schmucker; Radovan Schmucker
Original assignee: Antonin Schmucker; Radovan Schmucker
Priority date: 1982-11-05
Filing date: 1982-11-05
Publication date: 1985-03-14

Abstract

Úkolem vynálezu je provést zapojení kontrolního obvodu pro kontrolu rotačního nebo rovinného pohybu, minimálních otáček nebo minimální frekvence a přítomnosti pulsů, zejména u hutnických agregátů. Kontrolní obvod je proveden zapojením dvou negátorů, hradla NAND, třech klopných obvodů R-S, dvou monostabilních klopných obvodů, koncového stupně. zháéecí diody, výstupního relé a pracovního a klidového kontaktu odstavovaoího tlačítka.

Description

Vynález se týká zapojení kontrolního obvodu, umožňujícího kontrolu rotačního nebo rovinného pohybu, minimálních otáček ' nebo minimální frekvence a přítomnosti pulsů·

Bezpečný chod hutnických agregátů je podmíněn udržením urči tých parametrů na hodnotě větší než je přípustná minimální hodnota, popřípadě hodnotě různé od nuly. Je to například frekvence svařovacích vysokofrekvenčních generátorů, rotace hřídelů ventilátorů žíhacích pecí s ochrannou atmosférou, rotace hřídelů redukovny trub, impulsy pro čítače délek a podobně. Nedodržení minimální hodnoty, nebo nepodchycení nulové hodnoty určitých parametrů má většinou za důsledek havarii, vznik/ nebezpečí úrazu^a tím národohospodářské škody. Jsou známé různé mechanické kontrolní systémy, jež však jsou v hutním provozu nespolehlivé, nebo různé elektronické jednoúčelové systémy, většinou komplikované, složitéja tím nákladné.

Uvedené nevýhody stávajícího stavu techniky se odstraní zapojením kontrolního obvodu podle vynálezu, který je zhotoven z hradla NAND, negátorů, klopných obvodů R-S, mono stabilních klopných obvodů, koncového stupně a výstupního relé, jehož pod. stata spořívá v tom, že vstupní svorka kontrolního obvodu je propojena přes první a druhý negátor se vsazovacím vstupem první ho klopného obvodu R-S vstupní paměti a dále se vstupem druhého monostabilního obvodu kontrolní doby. Přímý výstup práího klopného obvodu R-3 vstupní paměti je propojen se vstupem hradla NAND. Negovaný výstup prvního klopného obvodu R-S vstupní paměti je propojen se vstupem prvního monostabilního klopného

233 82S obvodu náběhové doby, jehož výstup je propojen se vstupem hradla NAND· Výstup druhého monostabilního klopného obvodu kontrolní doby je propojen se vstupem hradla NAND, jehož výstup je propojen se vsazovacím vstupem druhého klopného obvodu R-S výstupní paměti^přímý výstup druhého klopného obvodu R-S výstupní paměti je přes koncový stupen propojen se začátkem vinutí cívky Vstupního relé. Konec vinutí cívky výstupjLího relé je propojen s kladným potenciálem napájecího napětí. Paralelně k vinutí cívky výstupního relé je připojena zhášecí dioda· Potenciál nula voltů je přes pracovní kontakt odstavovacího tlačítka propojen se vsazovacím vstupem třetího klopného obvodu R-S tvarovače a přes klidový kontakt odstavovacího tlačítka s nulovacím vstupem téhož třetího klopného obvodu R-S tvaro vače, jehož negovaný výstup je propojen s nulovacím vstupem prvního klopného obvodu R-S vstupní paměti a s nulovacím vstupem druhého klopného obvodu R-S výstupní paměti·

Výhodou zapojení kontrolního obvodu podle vynálezu je možnost jeho víceúčelového použití při značné jednoduchosti^a tím nízkých výrobních nákladech· Další jeho výhodou je, že jeho vlastní spotřeba elektrické energie je malá jakož i nároky na montážní prostor, realizaci a údržbu·

Zapojení kontrolního obvodu podle vynálezu je jako příklad znázorněno na přiloženém výkresu, znázorňujícím blokové schéma·

Zapojení kontrolního obvodu podle příkladného provedení sestává ze vstupní svorky £ kontrolního obvodu, která je přes první negátor 1 a druhý negátor 2 propojena se vsazovacím vstupem a prvního klopného obvodu 2 R-S vstupní paměti a současně se vstupem druhého monostabilního klopného obvodu 2 kontrolní doby. Přímý výstup £ prvního klopného obvodu 2 R-S vstupní paměti je propojen se vstupem e hradla 6 NAND· Negovaný výstup d prvního klopného obvodu 2 R-S vstupní paměti je propojen se vstupem prvního monostabilního klopného obvodu 4 náběhové doby, jehož výstup je propojen se vstupem f hradla j, NKND. Výstup druhého monostabilního klopného obvodu 5 kontrolní doby je propojen — .»

Q 233 625 se vstupem g hradla^NAND jjehož výstup h je.propojen se vsazovacím vstupem 2 druhéhosklopného obvodu 2 R-S výstupní paměti· Přímý výstup k druhého klopného obvodu J R-S výstupní paměti je přes koncový stupeň 8 propojen se začátkem vinutí cívky vstupního relé 10jehož konec vinutí je propojen s kladným potenciálem érU napájecího napětí· Paralelně k cívce výstupního relé IQ je připojena zhášecí dioda Potenciál nula voltů OV je přes pracovní kontakt Iž. odstavovacího tlačítka propojen se vsazovacím vstupem 1 třetího klopného obvodu ll· R-sS tvarovače a přes klidový kontakt 13 odstavovacího tlačítka s milo vacím vstupem m téhož třetího klopného obvodu 11 R-S tvarovače· Negovaný výstup n třetího klopného obvodu 11 R-S tvarovače je propojen s nulovacím vstupem b prvního klopného obvodu 3 R-S vstupní paměti a současně s nulovacím vstupem 4; druhého klopného obvodu 2-R-S výstupní paměti· V klidovém stavu, nejsouli na vstupní svorce 4 ^k°htrolniho obvodu přítomny impulsy sledovaně frekvence otáček nebo délky, je na výstupu prvního negátoru 1 signál L·” a na výstupu druhého negátoru 2 signál ”H^M přivedený na všazovací vstup a prvního klopného obvodu 2 R-S vstupní paměti složeného z hradel NAND tento neaktivuje.

To znamená, že na jeho přímém výstupu jc je signál L^M, který přivedený na vstup e hradla 6 NAND udržuje jeho výstap h ve stavu signálu H, který přivedený na všazovací vstup 2 drunafcWSB 2 R-S výstupní paměti, složeného z hradel NAND, tento neaktivuje a na jeho přímém výstupu k je signál ”L”, který je přiveden na vstup koncového stupně 8, čímž na jeho výstupu je kladný potenciál +U , takže výstupní relé 10 je odpadlé, nebol na obou koncích jeho vinutí je nyní tentýž kladný potenciál +U · Kontrolní obvod je tudíž ve svém výchozím klidovém stavu. Za próvozu, objeví-li sá první impuls sledované frekvence otáček nebo délky na vstupní' svorce 4, kontrolního obvodu/ přejde během jeho sestupné hrany výstup prvního negátoru 1. do stavu signálu ”H“ a výstup druhého negátoru 2 do stavu signálu “L^M, který přivedený na všazovací vstup a prvního klopného obvodu 2 R“S vstupní pamětí tuto vsadí, takže její přímý výstup c přejde do stavu signálu ^MH, který přivedený na blokovací vstup e hradla 6 NAND toto hradlo 6 uvolňuje. Negovaný výs233 625

- 4 tup d. prvního klopného obvodu J.R-S vstupní paměti je nyní ve stavu signálu L”, který přivedený na vstup prvního monostabilního klopného obvodu 4 odběhové doby, složeného z hradel NAND, způsobí, že na jeho výstupu se objeví impuls HLA ³ basovou konstantou t-jjjež je dána hodnotami jeho vnitřních R-C prvků a musí být větší než perioda t sledovaných impulsů. Po uplynutí doby t·^ je na vstupu f bradla JS NAND signál “H**· Nyní je během každé sestupné hrany sledovaných..imp.ul* ' sů aktivován druhý monostabilní klopný obvod 2. kontrolní doby, jenž je složen z hradel NAND, pomocí signálu ^ML”, jenž je na jeho vstup přiveden z výstupu druhého negátoru 2. časová konstanta t? druhého monostabilního klopného obvodu £ kontrolní doby je určena hodnotami jeho vnitřních R-S prvků a musí být větší než perioda t sledovaných impulsů při dovolené minimální frekvenci. Pokud je splněna tato podmínka, je na výstupu druhého monostabilního klopného obvodu 2 stále signál **L^M, jenž Jé* přiveden na vstup g,, jinak uvolněného hradla 6 NAND,toto blokuje. Teprve v případě, kdy sledované otáčky jsou menší než minimální popřípadě nulové nebo sledované impulsy pro čítač délek schází, nebo sledovaná frekvence je nižší než minimální, popřípadě nulová, objeví se po uplynutí doby t? druhého monostabilního klopného obvodu 2 kontrolní doby signál ”H, který přivé děný na vstup gjjinak již uvolněného hradla 6 NAND, toto uvolňuje , takže se na jeho výstupu h objeví signál Tento signál L je přiveden na vsazovací vstup J druhého klopného obvodu J R-S výstupní paměti a tento vsadí· Na jeho přímém výstupu k se tudíž objeví signál ”H^M, Ikterý je přiveden na vstup koncového stupně 8jba jehož výstupu $e tím objeví potenciál nula voltů OV. Tento je přiveden na začátek vinutí výstupního relé 10γna jehož konci je trvale připojen kladný potenciál +U. Toto relé 10 tudíž sejme například kontakty výstražného světla houkačky, nebo zastaví sledovaný stroj nebo traí. Po odstranění závady se kontrolní obvod uvede dp výchozího stavu.stlačením odstavovacího tlačítka, čímž se jeho pracovním kontaktem 12 připojí potenciál nula voltů 0V« ^ML‘' na vsazovací vstup 1 třetího klopného obvodu, složeného z hradel NAND a .jeho klidovým kontaktem 13 se tento potenciál odpojí od nulového vstupu m třetího klopné- 5 233 B25 ho obvodu 11.Během stlačení a uvolnění odstavovacího tlačítka sena negovaném výstupu n třetího klopného obvodu IX R-S objeví impuls HLH, který se přivádí na nulovaci vstup b prvního klopného obvodu 2. R-S vstupnínaměti a na nulovaci vstup i druhého klopného obvodu 2 H-S výstupní pamětí·.Tím jsou oba první a druhý klopný obvod } a 2 nulovány, výstupní ,relé 10 odpadne a kontrolní obvod je opět ve výchozím klidovém stavu.

Claims

Předmět

233 625

Zapojení kontrolního obvodu, sestávající z negátorů, hradla NAND, klopných obvodů R-S, monostabilních klopných obvodů, koncového stupně a výstupního relé, vyznačený tím, že vstupní svorka (A) kontrolního obvodu je propojena přes první negátor (1) a druhý negátor (2) se vsazovacím vstupem (a) prvního klopného obvodu (3) R-S vstupní paměti a současně se vstupem druhého monostabilního klopného obvodu (5) kontrolní doby, jehož výstup je propojen se vstupem (g) hradla (6) NAND, přičemž přímý výstup (c) prvního klopného obvodu (3)

R-S vstupní paměti je propojen se vstupem (e) hradla (6) NAND a negovaný výstup (d) prvního klopného obvodu (3) R-S vstupní paměti?propojen se vstupem prvního monostabilního klopného obvodu (4) náběhové doby, jehož výstup je propojen se vstupem (f) hradla (6) NAND, kde výstup (h) tohoto hradla (6)

NAND je propojen se vsazovacím vstupem (j) druhého klopného obvodu (7) R-S výstupní paměti , jejíž přímý výstup(k) je propojen přes koncový stupeň (8) se začátkem vinutí cívky výstupní ho relé (10), na jehož druhý konec je připojen kladný potenciál (+U) napájecího najžětí, přičemž paralelně k cívce výstupního relé (10) je připojena zhášecí dioda (9), kde dále potenciál nula voltů (OV) je přes pracovní kontakt (12) odstavovacího tlačítka propojen se veazovacím vstupem (4) třetího klopného obvodu (11) R-S tvarovače a přes klidový kontakt- (13) odstavovacího tlačítka s nulovacím vstupem (m) třetího klopného obvodu (11) R-S tvarovače, přičemž negovaný výstup (n) třetího klopného obvodu (11) R-S tvarovače je propojen s nulovacím vstupem (b) prvního klopného obvodu (3) R-S vstupní paměti a současně s nulovacím vstupem (i) druhého klopného obvo du (7) R-S výstupní paměti.