CS232507B1

CS232507B1 - Connexion for increasing of lead during start of current alternator

Info

Publication number: CS232507B1
Application number: CS833567A
Authority: CS
Inventors: Miroslav Zdenek; Antonin Smolik
Original assignee: Miroslav Zdenek; Antonin Smolik
Priority date: 1983-05-19
Filing date: 1983-05-19
Publication date: 1985-01-16
Also published as: CS356783A1

Abstract

Vynález se týká zapojení pro zvětšení předstihu při startu proudového střídaěe a řeší problém rozdílných požadavků na předstih střídače ve fázi rozběhu a ve fázi trvalého pracovního chodu. Účelu se dosahuje tak, že v zapojení sestávajícím z obvodu fázového řízení střídače, převodníku středofrekvenčního napětí střídače, generátoru lineárně klesajícího stejnosměrného napětí a komparátoru napětí je výstup převodníku středofrekvenčního napětí střídače připojen na první vstup komparátoru napětí, na jehož druhý vstup je připojen výstup generátoru lineárně h. klesajícího stejnosměrného napětí, jehož vstup je připojen na výstup synchronizace startu zapínací logiky střídače, přičemž výstup komparátoru napětí je připojen na intervenční vstup obvodu fázového řízení střídače. Zapojení podle vynálezu je vhodné pro použití v měničích kmitočtu pro indukční ohřev používajících střídače v zapojení invertoru proudu s paralelním rezonančním zatěžovacim obvodem.BACKGROUND OF THE INVENTION The present invention relates to a circuit for increasing the advance at the start of a current inverter and solves the problem of different requirements for the advance timing of the inverter in the start-up phase and in the continuous operation phase. The purpose is achieved in that, in a circuit consisting of a phase control circuit of the inverter, a converter of the mid-frequency voltage converter of the inverter, a generator of linearly declining DC voltage and a voltage comparator, the output of the mid-frequency converter of the inverter is connected to the first input of the voltage comparator, to whose second input the generator output is connected linearly h. Decreasing DC voltage, the input of which is connected to the output of the start-up synchronization of the inverter logic, the voltage comparator output being connected to the intervention input of the phase control circuit of the inverter. The circuitry according to the invention is suitable for use in induction heating frequency converters using inverters in a current inverter with parallel resonant load circuit.

Description

Vynález se týká zapojení pro zvětšení předstihu při startu proudového střidače, které je vhodné zejména pro měniče kmitočtu pro indukční ohřev a tavbu. Start proudového střidače v jednorázovém můstkovém zapojení zatíženého paralelním rezonančním obvodem se zpravidla provádí vybitím startovacího kondenzátoru do rezonančního obvodu zátěže. Na takto vyvolané kmity naváže přepínací diagonál střidače, a tím napájení střidače proudem z usměrňovače přes vyhlazovací tlumivku meziobvodu.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit for increasing the start time of a current inverter which is particularly suitable for frequency converters for induction heating and melting. The starting of the current inverter in a single bridge circuit loaded with a parallel resonant circuit is usually performed by discharging the starter capacitor into the resonant circuit of the load. The oscillation switch-on is then connected to the inverter's diagonal and thus the inverter is supplied with power from the rectifier via the DC link smoothing choke.

Zapínaoí impulsy pro tyristory střidače jsou generovány o obvodech fázového řízení na základě zpětnovazebného signálu odvozeného z výstupního napětí střidače. Při řízeni střidače je přirozeně výhodné udržovat co nejvyšší dčiník střidače. Očiník střidače je určen úhlem předstihu zapínacich impulsů tyristorů vůči průchodům výstupního napětí střídače nulou a úhlem komutace střidače. Limitujícím parametrem při zvyšování účiníku střídače je vypínací doba t tyristorů střidače.The trigger pulses for the inverter thyristors are generated by the phase control circuits based on the feedback signal derived from the inverter output voltage. When controlling the inverter, it is naturally advantageous to keep the inverter as high as possible. The inverter power factor is determined by the angle of advance of the thyristor switching pulses relative to the inverter's output voltage zero and the inverter commutation angle. The limiting parameter in increasing the inverter power factor is the inverter tripping time t of the inverter.

Doba přítomnosti záporného napětí na tyristorech střidače, která je nazývána dobou zavření t_z, musí být s rezervou větší než vypínací doba t použitých tyristorů. V praxi se volí t_z = 1,2 až 1,5 t^. Doba zavření t_z je určena dobou předstihu tp zapínacich impulsů oproti průchodům výstupního napětí střidače nulou a dobou komutace t^ tyristorů diagonál střidače. Platí t_z = t - t^. Doba komutace je nepřímo úměrná napětí při kterém jsou tyristory zapínány a přímo úměrná komutovanému proudu. To znamená, že při malých napětích, která se vyskytují na tyristorech střidače zejména při startu do zátěží s nízkou jakostí a nízkou impedancí se komutační doba značně prodlouží.The time of negative voltage present on the inverter's thyristors, which is called the closing time t _z , must be greater than the tripping time t of the thyristors used. In practice, t _z = 1.2 to 1.5 t is chosen. Closing time _of t is determined by the duration tp advance start pulse compared passages output voltage of zero and a commutation time t ^ diagonals thyristor inverter. It holds t _z = t - t ^. The commutation time is inversely proportional to the voltage at which the thyristors are switched on and directly proportional to the commutated current. This means that at low voltages that occur on the inverter's thyristors, especially when starting in low quality and low impedance loads, the commutation time is greatly extended.

Je-li zvolena optimální doba předstihu t pro pracovní rozsah napětí, která jsou vyšší než napětí při startu, může dojít následkem prodlouženi doby komutace při startu ke zkrácení doby zavření t„ pod hodnotu vypínací doby t , a tím k tak zvanému prohoření z q střidače. Předejít tomuto selhání funkce střidače tedy lze zvětšením doby předstihu tp na takovou hodnotu, která zajistí i po odečtení nejdelší doby komutace t_k, vyskytující se při startu, potřebnou dobu zavřeni t_z pro regeneraci blokovací schopnosti tyristorů.If the optimum lead time t is selected for the operating voltage range that is higher than the start voltage, the closing time t 'below the tripping time t' may be reduced as a result of the commutation start time and thus the so-called burn out zq of the inverter. Thus, this failure of the inverter function can be avoided by increasing the lead time tp to a value that, even after deducting the longest commutation time t _k occurring at start, provides the necessary closing time t _z to regenerate the thyristor blocking capability.

Takto zvolená doba tp však nemůže být optimální z hlediska trvalého chodu. Prakticky to znamená, že je třeba volit kompromisní nastavení doby předstihu t z hlediska schopnosti startu a z hlediska trvalého chodu střidače. Nevýhodou vyplývající ž popsaného rozporu odstraňůje zapojení podle vynálezu pro zvětšení předstihu při startu proudového střidače, sestávající z obvodu fázového řízení střidače, převodníku středofrekvenčního napětí střidače, generátoru lineárně klesajícího stejnosměrného napětí a komparétoru napětí, kde podstata vynálezu spočívá v tom, že výstup převodníku středofrekvenčního napětí střidače je připojen na první vstup komparétoru napětí, na jehož druhý vstup je připojen výstup generátoru lineárně klesajícího stejnosměrného nepětí, jehož vstup je připojen na výstup synchronizace startu zapinací logiky střidače, přičemž výstup komparétoru napětí je připojen na intervenční vstup obvodu fázového řízení střidače.However, the time tp thus selected cannot be optimal in terms of continuous operation. Practically this means that it is necessary to choose a compromise setting of the lead time t in terms of the start capability and in terms of continuous operation of the inverter. A disadvantage of the above-described inconsistency is that the circuit according to the invention eliminates the inverter start-up timing of the inverter, consisting of a phase control circuit of the inverter, an inverter medium voltage converter, a linear DC voltage generator and a voltage comparator. the inverter is connected to the first input of the voltage comparator, the second input of which is connected to the output of the linearly decreasing DC voltage generator, the input of which is connected to the start synchronization output of the inverter logic logic.

Hlavní výhodnou vlastností zapojeni podle vynálezu je možnost optimalizovat nastaveni předstihu nezávisle, jak z hlediska požadavku nejvyššího účiníku střidače při trvalém pracovním chodu, tak z hlediska požadavku na spolehlivost startu. V důsledku tato vlastnost rozšiřuje škálu možných impedancí a tlumeni rezonančního obvodu zátěže ve směru k nízkým impedancím a velkým tlumením, při současném zajištění dobrého vytížení střidače v trvalém chodu. Zapojeni umožňuje volit větší předstih pro start, který přechází na menší předstih pro fázi trvalého chodu.The main advantageous feature of the circuit according to the invention is that it is possible to optimize the advance setting independently, both in terms of the requirement for the highest inverter power factor in continuous operation and in terms of the requirement for starting reliability. As a result, this property expands the range of possible impedances and damping of the load resonant circuit towards low impedances and high damping, while ensuring good inverter load in continuous operation. The wiring allows to select a higher start lead, which goes to a smaller lead for the continuous run phase.

K přechodu,,jehož počátek je odvozen od náběhu napětí střidače, dochází po vytvoření podmínek pro spolehlivý chod střidače s menším předstihem. Doba chodu s větším předstihem je závislá na impedanci a tlumení rezonančního obvodu, při zmenšování impedance a zvětšování tlumení se prodlužuje. Příklad zapojení podle vynálezu v návaznosti na spolupracující obvody je uveden na přiloženém výkresu.The transition, whose origin is derived from the inverter voltage rise, occurs after creating the conditions for reliable operation of the inverter with less advance. The run time with greater advance is dependent on the impedance and damping of the resonant circuit, as the impedance decreases and damping increases, it increases. An example of wiring according to the invention in connection with the cooperating circuits is given in the attached drawing.

Zapojení podle vynálezu pro zvětšení předstihu při startu proudového střídače, sestávající u obvodu £ fázového řízení střídače, převodníku 2 středofrekvenčního napětí střídače, generátoru £ lineárně klesajícího stejnosměrného napětí a komparátoru £ napětí, je provedeno tak, že výstup převodníku 2 středofrekvenčního napětí střídače je připojen na první vstup ££ komparétoru £ napětí, na jehož druhý vstup 42 je připojen výstup generátoru 2 lineárně klesajícího^stejnosměrného napětí, jehož vstup je připojen na výstup 52 synchronizace startu zapínací logiky £ střídače, přičemž výstup komparátoru £ napětí je připojen na intervenční vstup 12 obvodu £ fázového řízení střídače.The circuit according to the invention for increasing the inverter start-up timing, consisting of the inverter phase control circuit 6, the inverter medium-voltage converter 2, the linearly decreasing DC voltage generator 6 and the voltage comparator 6, is such that the output of the inverter medium-frequency voltage converter 2 is connected. the first input 48 of the voltage comparator 8, to the second input 42 of which the output of the linearly decreasing DC voltage generator 2 is connected, the input of which is connected to the start synchronization start output 52 of the inverter. The phase control of the inverter.

Výstup 51 startovacího impulsu zapínací logiky £ střídače je připojen na startovací vstup 13 obvodu £ fázového řízeni střídače a na zapínací vstup startovacího obvodu 8, který je připojen na vstup střídače £. Vstup střídače £ je přes meziobvodovou tlumivku £ připojen na výstup usměrňovače 6. K výstupu střídače £, ke kterému je připojen zatěžovací rezonanční obvod 10. je rovněž připojen vstup převodníku·2 středofrekvenčního napětí a současně synchronizační vstup 11 obvodu £ fázového řízení střídače.The inverter start logic output 51 is connected to the start input 13 of the inverter phase control circuit 8 and to the start input of the start circuit 8, which is connected to the inverter input. The input of the inverter 4 is connected to the output of the rectifier 6 via the intermediate circuit choke 6. To the output of the inverter 6 to which the load resonance circuit 10 is connected is also connected the converter input 2 and the synchronization input 11 of the inverter phase control circuit.

Funkce zapojení podle vynálezu je popsána v návaznosti na spolupracující obvody. Zapojení pracuje takto: Před startem střídače £ je jeho výstupní napětí u9 - 0.The function of the circuit according to the invention is described in connection with the cooperating circuits. The wiring works as follows: Before starting the inverter £, its output voltage is u9 - 0.

Pro výstupní napětí u2 převodníku 2 platí rovněž u2 = O. Pro výstupní napětí íj£ generátoru £ lineárně klesajícího stejnosměrného napětí platí u3 = u3 max., kde u3 max. je počáteční hodnota, ze které se může snižovat. Platí tedy u3 je větší než u2. Komparátor £, který porovnává u3 a u2 je za této situace v klidovém stavu a neovlivňuje svým výstupním signálem obvod £ fázového řízení.For the output voltage u2 of the converter 2, u2 = 0 also applies. For the output voltage £ of the generator 6 of the linearly decreasing DC voltage, u3 = u3 max, where u3 max is the initial value from which it can decrease. Thus, u3 is greater than u2. The comparator 8, which compares u3 and u2, is in this state at standstill and does not affect the phase control circuit 6 by its output signal.

V okamžiku startu střídače £, který je určen zapínací logikou £, je startovacím impulsem z výstupu 51 zapnut tyristor startovacího obvodu 8 a zprostředkovaně pres obvod £ fázového řízení jsou zapnuty tyristory jedné diagonály střídače £. Kondenzátor startovacího obvodu 8 se přes zapnuté tyristory vybije čo zatěžovacího rezonančního obvodu 10.At the time of the start of the inverter 5, which is determined by the logic logic 4, the thyristor of the starting circuit 8 is switched on by the starting pulse from the output 51 and the thyristors of one diagonal of the inverter 8 are switched on. The capacitor of the starting circuit 8 discharges over the switched thyristors as a load resonant circuit 10.

Na základě středofrekvenčního napětí u9 vyvolaných tlumených kmitů na rezonančním obvodu generuje obvod £ fázového řízení zapínací impulsy pro tyristory střídače £, přičemž je střídač £ napájen stejnosměrným vyfiltrovaným proudem přes meziobvodovou tlumivku £ z usměrňovače 6.On the basis of the mid-frequency voltage u9 of the induced damped oscillations on the resonant circuit, the phase control circuit 6 generates switching pulses for the thyristors of the inverter 6, the inverter 6 being supplied with DC filtered current through the DC link choke 6 from the rectifier 6.

Rychlost nárůstu středofrekvenčního napětí u9 je dána impedancí zatěžovacího rezonančního obvodu £0 a meziobvodové tlumivky £. Předstih zapínacích impulsů tyristorů střídače £ se volí tak velký, aby spolehlivě zajistil komutaci tyristorů v období malého středofrekvenčního napětí u9 při rozběhu střídače £. Současně se startovacím impulsem je synchronizačním signálem z výstupu 52 zapínací logiky £ střídače spuštěn generátor £ lineárně klesajícího stejnosměrného napětí u3.The rate of increase of the mid-frequency voltage u9 is given by the impedance of the load resonance circuit 60 and the intermediate circuit choke 60. The start timing of the inverter thyristor pulses 6 is selected to be such as to reliably ensure the commutation of the thyristors during a period of low mid-frequency voltage u9 when the inverter starts. Simultaneously with the start pulse, the synchronizing signal from the output 52 of the inverter logic logic 5 of the inverter triggers a linearly decreasing DC voltage generator 3.

Narůstající středofrekvenční napětí u9 z výstupu střídače £ je převodníkem 2 lineárně převáděno na stejnosměrné napětí u2. Rozdíl mezi napětím u3 a u2 na vstupech komparátoru £ se tedy po startu střídače zmenšuje. Jakmile nastane stav u3 je větší nebo rovno u2 překlopí komparátor £. Signálem ze svého výstupu způsobí prostřednictvím intervenčního vstupu £2 změnu řídícího napětí v obvodu £ fázového řízení ve smyslu zmenšení předstihu zapínacích impulsů tyristorů střídače £. Řízení střídače £ tak přechází do provozního režimu, kdy je účelné, aby účiník střídače £ byl co nejvyšší, což vyžaduje co nejmeněí předstih.The increasing mid-frequency voltage u9 from the output of the inverter 6 is linearly converted to DC voltage u2 by the converter 2. The difference between the voltages u3 and u2 at the comparator inputs 6 thus decreases after the inverter starts. As soon as the state u3 is greater than or equal to u2, the comparator 6 is flipped over. The signal from its output causes a change in the control voltage in the phase control circuit 6 by means of the intervention input 62 in the sense of reducing the start-up pulses of the inverter thyristors 6. Thus, the control of the inverter is switched to an operating mode where it is expedient for the power factor of the inverter to be as high as possible, which requires as little advance as possible.

Jak z uvedeného vyplývá, je možno dobu chodu se zvětšeným předstihem ovlivnit nastavením počáteční úrovně u3 max. a rychlostí poklesu u3. Při daném nastavení je pak okamžik přechodu na menší předstih určen rychlostí náběhu výstupního napětí u9 střídače £. Se zpomalením náběhu napětí u9 se doba chodu se zvětšeným předstihem prodlužuje.As can be seen from this, it is possible to influence the running time with increased advance by setting the initial level u3 max and the rate of decrease u3. At a given setting, the moment of transition to a smaller advance is then determined by the rate of rise of the output voltage u9 of the inverter 6. As the voltage rise u9 slows down, the run time is increased with advanced advance.

Zapojení podle vynálezu je vhodné pro použití v měničích kmitočtu pro indukční ohřev používajících stridače v zapojení invertoru proudu s paralelním rezonančním zatěžovacim obvodem, zejména v těch případech, kde se předpokládá široký rozsah parametrů zatšžovacího obvodu.The circuitry of the invention is suitable for use in induction heating frequency converters using inverters in a current inverter with a parallel resonant load circuit, especially where a wide range of load circuit parameters is envisaged.

Claims

SUBJECT OF THE INVENTION

Wiring circuit for starting the inverter, comprising a phase control circuit of the inverter, a converter of the medium-frequency voltage of the inverter, a generator of linear decreasing DC voltage and a voltage comparator, characterized in that the output of the medium-frequency voltage converter (2) is connected to the first input (41). ) a voltage comparator (4), to whose second input (42) is connected the output of a linearly decreasing DC voltage generator (3), the input of which is connected to the inverter start logic output (52) output (52), the voltage is connected to the intervention input (12) of the inverter phase control circuit (1).