CS232197B1

CS232197B1 - Reconfiguration connection with comparators

Info

Publication number: CS232197B1
Application number: CS835692A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1983-07-29
Filing date: 1983-07-29
Publication date: 1985-01-16
Also published as: CS569283A1

Abstract

Vynález řeší realizaci autonomní diagnostiky multiprocesorových a multit počítačových systémů komparační metodou. Řešení se dosahuje zapojením kom- « parátorů a spínačů mezi svorky shodných mikropočítačových podsystémů. Pomocí spínačů lze potom provádět rekonfiguraci komparátorů, čímž se zajišluje autonomní diagnóstikovatelnost celého systému.The invention solves the realization of autonomous multiprocessor and multit diagnostics computer systems by comparative method. The solution is achieved by engaging «Steamers and switches between the same terminals microcomputer subsystems. Help switches can then be reconfigured comparators, thus ensuring autonomous diagnosis of the whole system.

Description

Předmětem vynálezu je rekonfigurační zapojení s komparátory, které řeší realizaci autonomní diagnostiky multiprocesorových a multipočítačových systémů komparační metodou.The object of the invention is reconfiguration configuration with comparators, which solves realization of autonomous diagnostics of multiprocessor and multiprocessor systems by comparative method.

Přo realizaci autonomní diagnostiky multiprocesorových a multipočítačových systémů lze použít dvou základních strategií, a to strategie vzájemných testů mezi jednotlivými mikropočítačovými podsystémy a nebo strategie komparace odezev po dvojicích shodných mikropočítačových podsystémů. Co se týká komparační metody, je možné komparace provádět bud ve vlastních mikropočíta-, čích nebo v komparátorech zabudovaných do systému. Zde potom vzni ká otázka, jak začlenit tyto komparátory do procesu autonomní dia gnostiky celého systému. Dosud uvažovaná zapojení bud realizují komparace velmi spolehlivými prvky, takže tato část systému spadá do oblasti tzv. tvrdého jádra, nebo se komparátory testují z jednotlivých mikropočítačů bez poruchy. V prvním případě spočívá nevýhoda v nutnosti zajistit bezporuchovou činnost komparátorů, v druhém případě je při určité pravděpodobnosti výskytu poruchy v komparátorech snížen maximální počet llokalizoyatelných poruch v mikropočítačových podsystémech.For the implementation of autonomous diagnostics of multiprocessor and multiprocessor systems two basic strategies can be used, namely the strategy of mutual testing between individual microcomputer subsystems or the strategy of comparison of responses by pairs of identical microcomputer subsystems. As far as the comparison method is concerned, the comparisons can be performed either in the microcomputer itself or in the comparators built into the system. This raises the question of how to integrate these comparators into the process of autonomous diagnostics of the whole system. The circuits considered so far either make comparisons with very reliable elements, so that this part of the system falls within the area of the so-called hard core, or the comparators are tested from individual microcomputers without failure. In the first case, the disadvantage lies in the need to ensure trouble-free operation of the comparators;

Tyto nevýhody odstraňuje rekonfigurační zapojení s komparátory podle vynálezu, jehož podstata spočívá v tom, že svorka prvního mikropočítačového podsystému je spojena s první svorkou prvního komparátoru, s první svorkou druhého spínače a s první svorkou čtvrtého spínače, svorka druhého mikropočítačového podsystému je spojena s druhou svorkou prvního komparátoru, s první svorkou druhého komparátoru, s první svorkou prvního spínače a s první svorkou třetího spínače, svorka třetího mikropočítačového podsystému je spojena s druhou svorkou druhého komparátoru, s druhou svorkou prvního spínače, s druhou svorkou druhého spínače aThese disadvantages are overcome by the comparator configuration of the comparator according to the invention, wherein the terminal of the first microcomputer subsystem is connected to the first terminal of the first comparator, the first terminal of the second switch and the first terminal of the fourth switch. the comparator, with the first terminal of the second comparator, with the first terminal of the first switch, and with the first terminal of the third switch, the terminal of the third microcomputer subsystem is connected to the second terminal of the second comparator, the second terminal of the first switch, the second terminal of the second switch;

- 2 232 197 s druhou svorkou třetího komparátoru a svorka čtvrtého mikropočítačového podsystému je spojena s druhou svorkou třetího spínače, s druhou svorkou čtvrtého spínače a s první svorkou třetíhó komparátoru.2,232,197 with the second terminal of the third comparator and the terminal of the fourth microcomputer subsystem being connected to the second terminal of the third switch, the second terminal of the fourth switch, and the first terminal of the third comparator.

Výhodou uvedeného zapojení je možnost provádět pomocí spínačů rekonfigurace zapojení komparátorů, a tím zajistit lokalizaci až tří poruch, což znamená při jedné poruše v komparátořech zachování lokálizovatelnosti dvou poruch v mikropočítačových podsystémech jako u stejného zapojení s testovanými komparétory avšak za předpokladu, že se v komparátorech nevyskytla porucha,The advantage of this circuitry is the possibility to reconfigure the wiring of comparators using switches and thus ensure localization of up to three faults, which means that in one comparator fault two localities in microcomputer subsystems are localizable as in the same wiring with tested comparators. disorder,

Na přiloženém výkresu je příklad rekonfiguračního zapojení a komparátory podle vynálezu, které je diagnostikovatelné pro případ výskytu až tří poruch současně. Svorka 10 prvního mikropočítačového podsystému 1 je spojena s první svorkou 50 prvního komparátoru s první svorkou 90 druhého spínače 9 a s první svorkou 120 čtvrtého spínače 12. Svorka 20 druhého mikropočítačového podsystému 2 je spojena s druhou svorkou 51 prvního komparátoru2* s první svorkou 60 druhého komparátoru 6, s první svorkou 80 prvního spínače 8 a s první svorkou 110 třetího spínače 11. Svorka 30 třetího mikropočítačového podsystému 3 je spojena s druhou svorkou 61 druhého komparátoru 6, s druhou svorkou 81 prvního spínače 8, s druhou svorkou <?1 druhého spínače 9 a s druhou svorkou 71 třetího komparátoru 7· Svorka 40 čtvrtého mikropočítačového podsystému 4 j® spojena s druhou svorkou 111 třetího spínače 11, s druhou svorkou 121 čtvrtého spínače 12 a s první svorkou 2P třetího komparátoru 7·The attached drawing shows an example of reconfiguration and comparators according to the invention, which can be diagnosed in the event of up to three faults occurring simultaneously. The terminal 10 of the first microcomputer subsystem 1 is connected to the first terminal 50 of the first comparator to the first terminal 90 of the second switch 9 and to the first terminal 120 of the fourth switch 12. The terminal 20 of the second microcomputer subsystem 2 is connected to the second terminal 51 of the first comparator 6, with the first terminal 80 of the first switch 8 and with the first terminal 110 of the third switch 11. The terminal 30 of the third microcomputer subsystem 3 is connected to the second terminal 61 of the second comparator 6, the second terminal 81 of the first switch 8 and the second terminal 71 of the third comparator 7; the terminal 40 of the fourth microcomputer subsystem 4 is connected to the second terminal 111 of the third switch 11, the second terminal 121 of the fourth comparator 12 and the first terminal 2P of the third comparator 7;

Diagnostika celého systému probíhá v šesti konfiguracích, které vzniknou cyklickým posuvem komparátorů 5, 6 a 7 mezi svorkami mikropočítačových podsystémů 1, 2, 3 a 4, a to v šestnácti cyklechj**Oyklus je časový interval, ve kterém proběhnou současně realizovatelné komparace . V základní, konfiguraci jsou spínače 8, 9, 11, 12 v rozepnutém stavu neaktivními signály na řídících vstupech 82, 92, 112 a 122. V průběhu komparací realizovaných kom— parátory 5, 6 a 7 se přepíná aktivními signály na řídících vstupech J2, 62 a 72 funkce ekvivalence na nonekvivalenci a aktivními signály na řídících vstupech J4, 64 a 74 se přepne na jeden ze vstupů komparátorů negátor. Tímto způsobem se provádí úplná stimulace komparátorů z mikropočítačových podsystémů. Po první rekonf igurací se zapojí první komparátor 5 mezi druhý mikropočítačový podsystém 2 a třetí mikropočítačový podsystém 3sepnutím druhé- 3 232 137 ho spínače 9 aktivním signálem na řídícím vstupu 92. Druhý komparátor 6 se zapojí mezi třetí mikropočítačový podsystém 3 a čtvrtý mikropočítačový podsystém 4 sepnutím třetího spínače 11 aktivním signálem na řídícím vstupu 112. Podobně se postupuje i při dalších cyklických rekonfIguracích. V základní konfiguraci proběhne jeden cyklus tzn., že všechny komparace probíhají synchronně. V dalších konfiguracích proběhnou vždy tři cykly. Výsledky komparací se objeví v binární podobě na výstupech 53, 63 a 73 a posílají se k vyhodnocení do stavového dekodéru / není zakreslen/, který na svém výstupu určí modul nebo moduly s poruchou.The entire system is diagnosed in six configurations that are generated by cyclic shifting of comparators 5, 6, and 7 between the terminals of microcomputer subsystems 1, 2, 3, and 4 in sixteen cycles. ** A cycle is the time interval at which simultaneous comparisons can be made. In the basic configuration, the switches 8, 9, 11, 12 are inactive at control inputs 82, 92, 112, and 122. In the open state, comparisons 5, 6 and 7 are switched by active signals at control inputs J2. 62 and 72, the equivalence to non-equivalence function and the active signals at control inputs J4, 64 and 74 are switched to one of the negator comparator inputs. In this way, a complete stimulation of comparators from microcomputer subsystems is performed. After the first reconfiguration, the first comparator 5 is connected between the second microcomputer subsystem 2 and the third microcomputer subsystem 3 by switching the second 3 232 137 switch 9 with an active signal at control input 92. The second comparator 6 is connected between the third microcomputer subsystem 3 and the fourth microcomputer subsystem 4 of the third switch 11 by an active signal at control input 112. Similarly, other cyclic reconfigures are followed. In the basic configuration there is one cycle, ie all comparisons are synchronous. In other configurations, there are three cycles. The results of the comparisons appear in binary form at outputs 53, 63 and 73 and are sent for evaluation to a status decoder (not plotted), which determines at its output the module or modules with a failure.

Uvedený systém můžeme modelovat dvěma grafy, a to propojovacím grafem P/ U_M, Ug, R, B/ a komparačním grafem M/ U_M, C/. V grafu P je U^ množina uzlů reprezentujících shodné mikropočítačové podsystémy / makromoduly/, Ug je množina uzlů ujg, reprezentujících shodné komparátory / komparační moduly/, R je množina hran -----r. j reprezentujících spínače mezi svorkami makromodulů u.^ ^a / rekonfIgurační spoje/ a B je množina hran -b. . repre—This system can be modeled by two graphs, namely P / U _M , Ug, R, B / and M / U _M , C /. In the graph P, U is a set of nodes representing identical microcomputer subsystems / macromodules /, Ug is a set of nodes ug representing identical comparators / comparator modules /, R is a set of edges ----- r. j representing the switches between the terminals of the macromodules u. ^and [reconstructing links] and B is the set of edges -b. . repre—

Ji® 1,J rentujících spojení mezi makromodulem u^ a komparačním modulem uThe cost-effective connections between the macromodule u and the comparator module u

JG / trvalé spojení/. V grafu M je U^ množina uzlů reprezenία jících shodné makromoduly a c je množina hran žertujících komparaci makromodulů a realizovanou komparači,j reprβIM ním modulem u-^g. Každou konfiguraci znázorňujeme jiným grafem MPermanent connection. In graph M, U ^ is the set of nodes representing identical macromodules and c is the set of edges joking about the comparison of the macromodules and realized by the comparator, j by the repressive module u-^ g. Each configuration is represented by a different graph M

K jednotlivým hranám grafů M se připisují váhové vektory / ,k k ’ i,J* ^zi,j^z ku komparace makromodulů u^_M, kách komparátoru u^g s funkcí ekvivalence, druhá souřadnice je binární výsledek jednoho kroku komparace makromodulů u^, u^_M při shodě informací na svorkách komparátoru u^g s funkcí nonekvivalence a třetí souřadnice je konečný binární výsledek zbývající posloupi,J’ ^z7 ,/» kde první souřadnice je binární výsledek jednoho krou,-„ při neshodě informací na svornosti kroků komparace makromodulů U£_M, u^_M při neshodě informací na svorkách komparátoru u^g s funkcí nonekvivalence a při shodě informací na svorkách komparátoru u^g s funkcí ekvivalence. Výsledek má hodnotu O, jestliže není detekce neshody, hodnotu 1 má výsledek v opačném případě tj., když jeden nebo oba komparované makromoduly mají poruchu. Když má komparátor a alespoň jeden z komparovaných makromodulů poruchu, je výsledek kotaparace nespolehlivý ozn. x /0,1/ Komparátor s poruchou, který komparuje dva makromoduly bez poruchy generuje výsledek zý - =1. předpokládá se, že v průběhu diagnostii j J .The weight vectors /, kk 'i, J * ^z i, j ^{z are} compared to the individual edges of the graphs M to compare macromodules u ^ _M , comparator k ug with equivalence functions, the second coordinate is the binary result of one step of macromodule comparison u ^, u ^ _M when the information on the comparator terminals u ^ g with the non-equivalence function and the third coordinate is the final binary result of the remaining sequence, J ' ^of 7, where the first coordinate is the binary result of one circle. £ _M , u ^ _M when the information at the comparator terminals u ^ g has a mismatch with the non-equivalence function and when the information at the comparator terminals u ^ g has a mismatch in the equivalence function. The result has a value of 0, if there is no mismatch detection, a value of 1 has a result in the opposite case, ie when one or both of the compared macromodules have a failure. When the comparator and at least one of the compared macromodules have a fault, the result of the cabaration is unreliable. x / 0,1 / Comparator with failure, which compares two macromodules without failure, generates the result z - - 1. it is assumed that during the diagnosis j J.

ky nevznikne porucha. Dále uvažujeme pouze poruchy trvalého charak- 4' 232 197 teru a komunikační cesty spolu se synchronizačními obvody považuje me za tvrdé jádro. Zapojení podle vynálezu můžeme znázornit následujícími gráfy P a M.failure. In addition, we consider only the faults of the permanent character and consider the communication paths together with the synchronization circuits as a hard core. The connections according to the invention can be illustrated by the following figures P and M.

P -P -

M - grafyM - graphs

1/ základní konfigurace1 / basic configuration

(*3,k /(* 3, k /

2/ po první rekonfiguraci2 / after the first reconfiguration

X ( ^Χ3/Ψ ( y_{3 ¥} X ( ^Χ 3 / Ψ (y ₃₎

(Xy-Í&i(Xy-i & i

4/ po třetí rekonfiguraci4 / after the third reconfiguration

.6/ po páté rekonf igurac i * *.6 / after the fifth reconstruction * *

232 197232 197

V uvedeném modelu je možné dokázat, že pro zabezpečení diagnostikovatelnosti systému při stejné pravděpodobnosti výskytu všech poruch je pro případ současného výskytu maximálně t poruch / v makromodulech nebo v komparačních modulech/ nutné zajistit minimálně ' n»_r=t+2 makromodulů a n-=t komnaračních modulů. Přitom počet kompa— raci provedených každým komparátorem je minimálně ( J -1, nebo je (V) -1 komparátorů a každý provádí jednu komparaci v základní konfiguraci a jednu komparaci dvojice makromodulů, u kterých nebyla v základní konfiguraci detekovaná porucha. Lze ovšem realisticky předpokládat nestejnou pravděpodobnost výskytu poruch v makromodulech a v komparačních modulech. Potom definujeme diagnostíkovatelnost systému pro t poruch s rozložením t^/tg, kde t^ je maximální počet lokalizovatelných poruch současně vzniklých v makromodulech a t^ je maximální počet lokalizovatelných poruch současně vzniklých v komparačních modulech, je možné dokázat, že uve— děné zapojení je autonomně diagnostikovatelné v jednom kroku / bez meziopravných fází/ pro t=3 s rozložením 2/1. Obecně je tedy nutné provést -1 rekonfiguraeí, _min> . t„₊2, n_{c nin}.=t= t_w,+t„ počet komparací provedených jedním komparátorem q·, _ ( /¾ ' ó ρ°^δβ* ^sP^{ínaiSa S}1 min. = bl ⁺²> ^{poiíet oyklfl C}1 min. = ť x í (utf ) -l] +1. Počet cyklů je možné snížit za cenu použití více spínačů/ ^ο^ο^θΔθβ¹ v jJaž^^^oá^guraci provést aplikaci testu v jednom cyklu a c^= 2²) . Rekonfigurační metodu na úrovni makromodulů a komparačních modulů lze dále kombinovat s metodou detekce směru přenosu informace na sběrnici pro zvýšení stupně diagnostického rozlišení. Každý makromodul potom modelujeme jako podmnožinu funkčních modulů u·*, / mikroprocesor, paměť, periferní zařízení/. Komparace makromodulů u^, se potom dělí na komparaci adresních a řídících linek sběrnice ozn. hranou — a na komparaci datových linek sběrnice ozn. hranou —In this model it is possible to prove that in order to ensure system diagnostics with the same probability of occurrence of all failures, it is necessary to ensure at least 'n » _r = t + 2 macromodules and n- = t modules. The number of comparisons made by each comparator is at least (J -1, or there are (V) -1 comparators, and each performs one comparison in the basic configuration and one comparison of a pair of macromodules for which no failure was detected in the basic configuration. Then we define the system diagnostics for t faults with the distribution t ^ / tg, where t ^ is the maximum number of localizable faults simultaneously generated in macromodels and t ^ is the maximum number of localizable faults simultaneously generated in the comparator modules, it is possible to prove that the mentioned connection is autonomously diagnosed in one step (without intermediate phases) for t = 3 with a distribution of 2/1. In general it is therefore necessary to perform -1 reconfigures, _min> . t „ ₊ 2, n _{c nin} . = t = t _w , + t "number of comparisons made by one comparator q ·, _ (/ ¾ ' ó ρ ° ^δβ * ^s P ^{íniSa S} 1 min = bl ⁺² > ^{number of cycles C} 1 min = x x ((utf) -l] +1. The number of cycles can be reduced at the expense of using multiple switches ( ¹ ) in one cycle to apply the test in one cycle (c = ² ). Further, the reconfiguration method at the level of macromodules and comparator modules can be combined with the method of detecting the direction of information transmission on the bus to increase the degree of diagnostic resolution. Each macromodule is then modeled as a subset of the function modules at · *, / microprocessor, memory, peripherals /. The comparison of the macromodules u, is then divided into a comparison of the address and control lines of the oz. edge - and to compare data lines of the bus. edge -

A— aA— a

-d* i, J-d * i, J

Vzájemná stimulace funkčních modulů u^p, u^p uvnitř makromodulů se ke které se připisuje binární znázorní v grafu hranou váha w. - mající hodnotu 0 při stimulaci funkčního modulu funki,J J-ť čním modulem u^p a hodnotu 1 v opačném případě. Hodnota váhy j se vztahuje k okamžiku první detekce neshody na datových linkách sběrnice. Uvedené zapojení v základní konfiguraci je potom znázorněno následujícím grafem F /Up, U^, A, D, S/, kde symboly značí množinu příslušných uzlů a hran..The mutual stimulation of the functional modules u ^ p, u ^ p inside the macromodules to which the binary is attributed is represented by the weighted edge w in the graph. having a value of 0 in stimulating the functional module of the function, the function module up and a value of 1 in the opposite case. The weight value j refers to the time of the first detection of the mismatch on the bus data lines. Said connection in the basic configuration is then illustrated by the following graph F / Up, U ^, A, D, S /, where the symbols indicate a set of respective nodes and edges.

Zde u_gF, u_12F, ^ui_5F> u_17F znázorňují mikroprocesory, u_gp, u_11F, ^U16F’ ^U19F ^znózórňují paměti a ulop, u-j_4F ^U13F» Uj8F znázorňují periferní zařízení, jednotlivým hranám a. · a d. . se připisují k K * ^x > v -*-,ΰ binární váhy . a které mají hodnotu 0, když není detekce ·*· ř v -*- > d neshody a hodnotu 1 v opačném případě. Vzhledem k tomu, že lokalizace vadných komparačních modulů je provedena v rámci rekonfigurací již provedených, komparátory se nemusí úplně stimulovat / podle předpokladů jsou nyní bez poruchy/ a stačí jedna rekonfigurace pro lokalizací funkčních modulů. Systém se stává sekvenčně díagnostikovatelným, protože je nutné provést v průběhu diagností ky případnou opravu komparačního nebo funkčního modulu s poruchouHere at _GF, at _12F, ^u i _5F> u _17F show microprocessors for _gp, at _11F, ^U 16F ^'U 19F ^znózór ňují memory and Ulopi, u-j_4F ^U 13F »Uj8F show peripherals individual edges and. · And d. are assigned to K * ^x > v - * -, váhy binary scales. and having a value of 0 when there is no detection of a mismatch and a value of 1 otherwise. Since the location of the faulty comparator modules is performed within the reconfigurations already made, the comparators do not need to be fully stimulated (they are now assumed to be fault free) and one reconfiguration is sufficient to locate the functional modules. The system becomes sequentially detectable because it is necessary to repair a comparative or functional module with a malfunction during diagnosis.

Možnost použití uvedeného zapojení je při realizaci autonomní diagnostiky všech multiprocesorových a multipočítačových systé· mů při aplikaci komparační metody testování pomocí vestavěných komparátorů.The possibility of using the above mentioned connection is in realization of autonomous diagnostics of all multiprocessor and multiprocessor systems when applying comparative testing method using built-in comparators.

Claims

SUBJECT OF THE INVENTION

232 197

Reconfiguring wiring with comparators and microcomputer subsystems composed of microcomputer, memory and peripheral devices, characterized in that the terminal (10) of the first microcomputer subsystem (1) is connected to the first terminal (50) of the first comparator (5), to the first terminal (90). the second switch (9) and the first terminal (120) of the fourth switch (12), the terminal (20) of the second microcomputer subsystem (2) is connected to the second terminal (52) of the first comparator (5), to the first terminal (60) of the second comparator (6), with the first terminal (80) of the first switch (8) and with the first terminal (110) of the third switch (11), the terminal (30) of the third microcomputer subsystem (3) is connected to the second terminal (61) of the second comparator (6) , with the second terminal (81) of the first switch (8), with the second terminal (91) of the second switch (9) and with the second terminal (71) of the third comparator (7) and the terminal (40) of the fourth microcomputer subsystem (4). connected to the second terminal (111) of the third switch (11), the second terminal (121) of the fourth switch (12) and the first terminal (70) of the third comparator (7).